Տրիգեր

էլեկտրոնային բաղադրիչ, տրամաբանական փական
Ենթակատեգորիա	• էլեկտրական շղթա; • Էլեկտրոնային միացում; • Մուլտիվիբրատոր
Կիրառությունը	հիշողության բջիջ, սեկվենցիալ տրամաբանություն
Բնութագրվում է	երկկայունություն

Տրիգեր կամ ֆլիպ-ֆլոպ (անգլ.՝ trigger, flip-flop), երկու ակտիվ տարր ունեցող տրամաբանական սարք, գործարկման հարմարանք (գործարկման սխեմա), որը կարող է գտնվել հակադարձ կապերով ապահովվող երկու կայուն վիճակներից մեկում։ Տրիգերի վիճակի փոփոխությունը կատարվում է թռիչքաձև, արտաքին ազդանշանների ազդեցությամբ։ Ցուրաքանչյուր վիճակին համապատասխանում են որոշակի մակարդակի ազդանշաններ տրիգերի ելքում։

Որպես ֆունկցիոնալ սարք, տրիգերի տարբերակիչ առանձնահատկությունը երկուական տեղեկատվությունը հիշելու հատկությունն է: Տրիգերի հիշողությունը հասկացվում է որպես երկու վիճակներից մեկում մնալու ունակություն՝ անջատման ազդանշանի դադարելուց հետո: Վիճակներից մեկը «1» և մյուսը՝ «0» ընդունելով՝ կարող ենք ենթադրել, որ տրիգերը պահպանում է (հիշում) երկուական կոդով գրված թվի մեկ դիրքը:

Երբ հոսանքը միացվում է, տրիգերն անկանխատեսելիորեն (հավասար կամ անհավասար հավանականությամբ) ընդունում է երկու վիճակներից մեկը։ Սա հանգեցնում է տրիգերն անհրաժեշտ նախնական վիճակին կարգաբերելու անհրաժեշտության, այսինքն՝ տրիգերների, հաշվիչների, ռեգիստրների և այլնի ասինխրոն մուտքերին վերագործարկման (reset) ազդանշան ուղարկելու անհրաժեշտության (օրինակ, ռեզիստոր-կոնդենսատոր շղթայի (RC) միջոցով), ինչպես նաև հաշվի առնելու, որ տրիգերների (ստատիկ օպերատիվ հիշողություն) վրա կառուցված օպերատիվ հիշողության բջիջները միացնելուց հետո պարունակում են կամայական տեղեկատվություն։

Տրիգերը բնութագրվում է արագագործությամբ, տակտային ազդանշանի (clock signal կամ logic beat) գործարկման ժամանակով, մուտքի և ելքի ազդանշանների մակարդակով։ Օգտագործվում է որպես բևեռացված ռելե, հիշող բջիջ, հաշվիչ, տրամաբանական տարր ավտոմատիկայի և հաշվողական տեխնիկայի միջոցներում։

Էլեկտրոնիկայում առավել տարածված են էլեկտրոնային լամպերի, գազապարպումային սարքերի, կիսահաղորդչային դիոդների, տարբեր տիպի տրանզիստորների հիման վրա պատրաստված էլեկտրոնային տրիգերները։

Պատմություն

Վակուումային լամպերի բնութագրերը, որոնց վրա հիմնված է տրիգերների գործողությունը, առաջին անգամ նկարագրել է Մ. Ա. Բոնչ-Բրուևիչը, 1918 թվականին՝ «կատոդային ռելե» անվամբ^[1]^[2]: Տրիգերի գործնական սխեման հրապարակել են Վ. Գ. Իկլզը և Ֆ. Վ. Ջորդանը 1920 թվականի օգոստոսի 5-ին, Մեծ Բրիտանիայի 1918 թվականի հունիսի 21-ին ներկայացված թիվ 148582 արտոնագրում^[3]^[4] և 1919 թվականի սեպտեմբերի 19-ի «Կոմուտացիոն ռելե՝ օգտագործելով երեք էլեկտրոդային վակուումային լամպեր» հոդվածում^[5]:

Այս դիզայնն օգտագործվել է 1943 թվականի բրիտանական Colossus կոդահանող գաղտնի համակարգչում՝ Լորենցի մեքենայի միջոցով կոդավորված գերմանական ռադիոհաղորդումների վերծանման համար^[6]: Այդ համակարգիչը բաղկացած էր 1500 վակուումային լամպերից (հաջորդ՝ Colossus Mark 2-ում՝ 2500), ինչն այն դարձրել է իր ժամանակի ամենամեծ համակարգիչը: Դրա ստեղծումը և շահագործման հանձնումը 1944 թվականին հնարավոր է դարձրել կրճատել կոդավորված հաղորդագրությունների վերծանման ժամանակը մի քանի շաբաթից մինչև մի քանի ժամ։ Colossus Mark 2-ի արդիականացված տարբերակը համարվում է համակարգիչների պատմության մեջ առաջին ծրագրավորվող համակարգիչը:

Նման սխեմաները և դրանց տրանզիստորային տարբերակները տարածված են եղել համակարգիչներում նույնիսկ ինտեգրալ սխեմաների ներդրումից հետո^[7]^[8]: Վաղ տրամաբանական սարքերը հայտնի են եղել տարբեր կերպ՝ որպես ակտիվացնող սխեմաներ կամ բազմավիբրատորներ:

ԱՄՆ Ռեակտիվ շարժման լաբորատորիայի ինժեներ Պ. Լ. Լինդլիի խոսքերով՝ ստորև ներկայացված ֆլիպ-ֆլոպի տեսակները (SR, D, T, JK) առաջին անգամ քննարկվել են Մոնտգոմերի Ֆիստերի կողմից 1954 թվականին Լոս Անջելեսի Կալիֆոռնիայի համալսարանի համակարգչային նախագծման դասընթացում, ապա հայտնվել են նրա «Թվային համակարգիչների տրամաբանական նախագծում» գրքում^[9]^[10]: Այդ ժամանակ Լինդլին աշխատում էր Hughes Aircraft-ում Էլդրեդ Նելսոնի ղեկավարությամբ, ով JK տերմինն է հորինել այն ֆլիպ-ֆլոպի համար, որի վիճակը փոխվում էր, երբ երկու մուտքերն էլ միացված են (տրամաբանական «մեկ»):

Մյուս անունները հորինել է Ֆիստերը: Դրանք փոքր-ինչ տարբերվում են ստորև բերված որոշ սահմանումներից: Լինդլին բացատրում է, որ JK ֆլիպ-ֆլոպի պատմությունը լսել է Էլդրեդ Նելսոնից, ով պատասխանատու է տերմինի հորինման համար՝ Hughes Aircraft ընկերությունում աշխատելիս: Այդ ժամանակ ընկերությունում օգտագործվող ֆլիպ-ֆլոպերը բոլորն էլ այն տեսակի էին, որոնք հայտնի դարձան որպես J-K:

Տրամաբանական համակարգ նախագծելիս Նելսոնը տառեր է վերագրել տրիգերների մուտքերին հետևյալ կերպ. #1՝ A և B, #2՝ C և D, #3՝ E և F, #4՝ G և H, #5՝ J և K: Նելսոնը 1953 թվականին ներկայացված արտոնագրային հայտում օգտագործել է «j-input» և «k-input» (ներածում և արտածում) նշումները^[11]:

Իմպլեմենտացիա

Թափանցիկ կամ ասինխրոն փականներ կարող են կառուցվել խաչաձև միացված շրջող (ինվերտող) տարրերի մեկ զույգի շուրջ. գործնական սխեմաներում օգտագործվել են վակուումային լամպեր, երկբևեռ տրանզիստորներ, դաշտային էֆեկտի տրանզիստորներ (FET), ինվերտորներ և շրջող տրամաբանական դարպասներ։

Տակտային տրիգերները հատուկ նախագծված են սինխրոն համակարգերի համար. նման սարքերն անտեսում են դրանց մուտքային ազդանշանները, բացառությամբ տակտային ազդանշանի անցման հատուկ պահերի (հայտնի է որպես տակտային, իմպուլսային կամ ստրոբինգային): Տակտային կարգավորումը ստիպում է, որ տրիգերը կամ փոխի, կամ պահպանի իր ելքային ազդանշանը՝ հիմնվելով անցման ժամանակ մուտքային ազդանշանների արժեքների վրա: Որոշ տրիգերներ փոխում են ելքային ազդանշանը տակտայինի աճող («1»-ի ձգտող) ճակատի (կող) վրա, մյուսները՝ նվազող («0» -ի ձգտող) ճակատի վրա:

Քանի որ տարրական ուժեղացուցիչ վիճակները շրջող են, երկու վիճակները կարող են միացվել հաջորդաբար (ինչպես կասկադ)՝ անհրաժեշտ ոչ շրջող ուժեղացուցիչը ձևավորելու համար: Այս կառուցվածքում յուրաքանչյուր ուժեղացուցիչ կարող է դիտարկվել որպես մյուս շրջող ուժեղացուցիչի ակտիվ շրջող հետադարձ կապի ցանց: Այսպիսով, երկու վիճակները միացված են ոչ շրջող օղակում, չնայած սխեմատիկ դիագրամը սովորաբար գծվում է որպես սիմետրիկ խաչաձև զույգ (տես՝ Էքլս-Ջորդանի արտոնագրի սխեմաները վերևում):

Սահմանումներ

Տրիգերը երկկայուն մուլտիվիբրատոր է^[12], թվային ավտոմատ անջատիչ՝ մի քանի մուտքերով և 2 ելքով։
Տրիգերը հաջորդական սարք է (թվերը գումարիչին մատուցվում են կարգ առ կարգ)` երկու կայուն հավասարակշռության վիճակներով, որը նախատեսված է տեղեկատվությունը գրանցելու և պահպանելու համար: Մուտքային ազդանշանների ազդեցության տակ տրիգերը կարող է անցնել մեկ կայուն վիճակից մյուսին: Այս դեպքում ելքային լարումը կտրուկ փոխվում է. տրիգերի ցանկացած վիճակ հեշտությամբ ճանաչվում է ելքային լարման արժեքով։
Տրիգերը տրամաբանական սարք է, որի ելքային ազդանշանները որոշվում են ոչ միայն մուտքային ազդանշաններով, այլև դրանց աշխատանքի պատմությամբ, այսինքն՝ հիշողության տարրերի վիճակով^[13]։
Տրիգերը թվային տեխնոլոգիաների բազային (հիմնական) տարրերից մեկն է^[14]: Որոշ հետազոտողներ այն ներառում են 100 մեծ գյուտերի շարքում^[15]:
Տրիգերը ոչ թե առաջին մակարդակի տրամաբանական տարր է, այլ ինքնին բաղկացած է առաջին մակարդակի տրամաբանական տարրերից՝ ինվերտորներից կամ տրամաբանական փականներից: Առաջին մակարդակի տրամաբանական տարրերի նկատմամբ տրիգերը երկրորդ մակարդակի տրամաբանական սարք է:
Տրիգերը օպերացիոն հիշողության տարրական բջիջ է:
Տրիգերը ամենապարզ սարքն է, որը կատարում է տրամաբանական ֆունկցիա հակադարձ կապի միջոցով, այսինքն՝ կիբեռնետիկայի ամենապարզ սարքը։
N տրիգերները սարքեր են (այլ կերպ` հիշողության տարրական անջատման բջիջ, N կայուն դիրքերով անջատիչ), որոնք ունեն N կայուն վիճակ և ցանկացած վիճակից ցանկացած այլ վիճակի անցնելու հնարավորություն։
Տրիգերը տրամաբանական սարք է, որն ունի երկու կայուն վիճակ՝ 0 և 1, մի քանի մուտքեր և երկու ելք՝ մեկը ուղիղ, մյուսը՝ հակադարձ։
Եվ՛ փականը, և՛ ֆլիպ-ֆլոպը շղթայի տարրեր են, որոնց ելքը կախված է ոչ միայն ընթացիկ մուտքերից, այլև նախորդ մուտքերից և ելքերից։ Փականի և ֆլիպ-ֆլոպի միջև տարբերությունն այն է, որ փականը չունի տակտային ազդանշան, մինչդեռ ֆլիպ-ֆլոպը միշտ ունի^[16]։

Դասակարգում

Տրիգերները բաժանվում են երկու մեծ խմբի՝ դինամիկ և ստատիկ։ Դրանք այդպես են անվանվում՝ ելնելով ելքային տեղեկատվության ներկայացման եղանակից։

Դինամիկ տրիգերը ղեկավարվող գեներատոր է, որի վիճակներից մեկը (տրամաբանական մեկ) բնութագրվում է ելքում որոշակի հաճախականության իմպուլսների անընդհատ հաջորդականության առկայությամբ, իսկ մյուսը (տրամաբանական զրո)՝ ելքային իմպուլսների բացակայությամբ։ Վիճակների փոփոխությունը կատարվում է արտաքին իմպուլսներով (Նկար 3):

Ստատիկ տրիգերները ներառում են սարքեր, որոնց յուրաքանչյուր վիճակը բնութագրվում է ելքային լարման հաստատուն մակարդակներով (ելքային պոտենցիալներով). բարձրը՝ մոտ է լարման առկայությանը և ցածրը՝ մոտ է զրոյին: Ստատիկ տրիգերները հաճախ անվանում են պոտենցիալային՝ ըստ ելքային տեղեկատվությունը ներկայացնելու եղանակի:

Ստատիկ (պոտենցիալ) տրիգերներն, իրենց հերթին, բաժանվում են ըստ գործնական նշանակության երկու անհավասար խմբերի՝ սիմետրիկ (ոչ-ուղղորդված) և ասիմետրիկ (ուղղորդված) տրիգերների։ Երկու դասերն էլ իրականացվում են դրական հետադարձ կապով երկու ինվերտորներից բաղկացած երկաստիճան ուժեղացուցիչի վրա, իսկ անվանումները պայմանավորված են սխեմայի տարրերի միջև ներքին էլեկտրական կապերի կազմակերպման մեթոդներով։

Ժամանակակից էլեկտրոնային սարքավորումներում օգտագործվող տրիգերների մեծ մասը սիմետրիկ ստատիկ տրիգերներ են: Սիմետրիկ տրիգերների սխեմաներն ամենապարզ իրականացման մեջ (2x2 ԿԱՄ-ՈՉ) ներկայացված են նկար 4-ում:

Դասակարգման հիմնական և ամենաընդհանուր առանձնահատկությունը՝ ֆունկցիոնալությունը, թույլ է տալիս համակարգել ստատիկ սիմետրիկ տրիգերները՝ տրիգերի մուտքերի և ելքերի միջև տրամաբանական կապերը կազմակերպելու եղանակով՝ մուտքային ազդանշանների հայտնվելուց առաջ և հետո որոշակի դիսկրետ պահերին։ Այս դասակարգման համաձայն, տրիգերները բնութագրվում են տրամաբանական մուտքերի քանակով և դրանց ֆունկցիոնալ նշանակությամբ:

Երկրորդ դասակարգման սխեման, որը ֆունկցիոնալից անկախ է, բնութագրում է տրիգերները տեղեկատվության մուտքագրման եղանակով և գնահատում է դրանք ելքային տեղեկատվության թարմացման պահի և մուտքային տվյալների փոփոխության պահի համեմատ (Նկար 6):

Դասակարգման համակարգերից յուրաքանչյուրը բնութագրում է տրիգերները տարբեր ցուցանիշներով և, հետևաբար, լրացնում է միմյանց։ Օրինակ, RS տիպի տրիգերները կարող են լինել սինխրոն և ասինխրոն։

Ասինխրոն տրիգերը փոխում է իր վիճակը համապատասխան տեղեկատվական ազդանշանի կամ ազդանշանների փոփոխության հենց պահին՝ որոշակի ուշացումով, որը հավասար է տվյալ տրիգերը կազմող տարրերի հապաղումների ընդհանուր գումարին։

Սինխրոն տրիգերները տեղեկատվական ազդանշաններին արձագանքում են միայն այն դեպքում, եթե, այսպես կոչված, սինխրոնացման մուտքի՝ C-ի մոտ (անգլերեն՝ clock) կա համապատասխան տակտային ազդանշան։ Այս մուտքը նույնպես նշանակվում է «տակտ» տերմինով։ Նման տեղեկատվական ազդանշանները կոչվում են սինխրոն։ Սինխրոն տրիգերներն, իրենց հերթին, բաժանվում են ստատիկ և դինամիկ ղեկավարմամբ տրիգերների՝ ըստ սինխրոնացման C մուտքի։

Ստատիկ ղեկավարմամբ տրիգերները տեղեկատվական ազդանշաններն ընկալում են, երբ C մուտքում կիրառվում է տրամաբանական մեկը (ուղիղ մուտք) կամ տրամաբանական զրոն (հակադարձ մուտք):

Դինամիկ ղեկավարմամբ տրիգերները տեղեկատվական ազդանշաններն ընկալում են, երբ C մուտքի ազդանշանը փոխվում է (իջնում) 0-ից մինչև 1 (ուղիղ դինամիկ C-մուտք) կամ 1-ից մինչև 0 (հակադարձ դինամիկ C-մուտք): Այն նաև կոչվում է «ճակատը ղեկավարող տրիգեր»:

Միաստիճան տրիգերները (latch փականները) բաղկացած են մեկ աստիճանից, որն իրենից ներկայացնում է հիշողության տարր և ղեկավարման սխեմա, սովորաբար լինում են ստատիկ ղեկավարմամբ: Դինամիկ ղեկավարմամբ միաստիճան տրիգերներն օգտագործվում են երկաստիճան տրիգերների առաջին աստիճանում: Պայմանական գրաֆիկական նշանակմամբ միաստիճան տրիգերը նշանակվում են մեկ T տառով:

Երկաստիճան տրիգերները (flip-flop, «խփոց») բաժանվում են ստատիկ ղեկավարմամբ տրիգերների և դինամիկ ղեկավարմամբ տրիգերների: C մուտքում ազդանշանի մի մակարդակում (ըստ տրիգերի աշխատանքի սկզբունքի տրամաբանության) ինֆորմացիան գրանցվում է առաջին աստիճանում (երկրորդ աստիճանը արգելափակված է գրանցման համար): Այս ազդանշանի մեկ այլ մակարդակում առաջին աստիճանի վիճակը պատճենվում է երկրորդ աստիճանի վրա (առաջին աստիճանն արգելափակված է գրանցման համար), ելքային ազդանշանը հայտնվում է այդ պահին աստիճանի արձագանքման հապաղմանը հավասար ուշացմամբ: Երկաստիճան տրիգերները սովորաբար օգտագործվում են այն սխեմաներում, որտեղ տրիգերի մուտքերի տրամաբանական ֆունկցիաները կախված են դրա ելքերից՝ տակտային ազդանշանի ժամանակային վազքից խուսափելու համար: Երկաստիճան տրիգերները պայմանական գրաֆիկական նշումներում (CGS) գրվում են երկու TT տառերով:

Բարդ տրամաբանությամբ տրիգերները նույնպես լինում են միաստիճան և երկաստիճան։ Այս տրիգերներում, սինխրոն ազդանշանների հետ մեկտեղ, կան նաև ասինխրոններ։ Նման տրիգերը ցույց է տրված աջ կողմում գտնվող նկարում, վերին (S) և ստորին (R) մուտքային ազդանշանները ասինխրոն են։

Տրգերներով սխեմաները դասակարգվում են նաև ըստ հետևյալ հատկանիշների՝

ըստ ամբողջական կայուն վիճակների թվի՝ մուտքի և ելքի իմպուլսների թվերի հարաբերության քանակի (հաշվարկնան համակարգի հիմքի, որոնք սովորաբար ունեն երկու կայուն վիճակ, ավելի հազվադեպ են լինում ավելի շատ. տե՛ս երկուական տրիգեր, եռակի տրիգեր, քառակի տրիգեր^[17], ..., տասական տրիգեր, ..., n-ակի տրիգեր, ...)
ըստ մակարդակների քանակի. երկու տարբեր լարումներին (բարձր, ցածր) համապատասխանում է երկու տարբեր տրամաբանական վիճակներ («0» և «1») և կոչվում է երկմակարդակ, երեք տարբեր տարրերի դեպքում (դրական, զրո, բացասական) եռամակարդակ^[18], ..., N-տարրեի դեպքում՝ N-մակարդակ
ըստ շեղումներին արձագանքելու ձևի՝ թափանցիկ և ոչ թափանցիկ։ Ոչ թափանցիկներն էլ, իրենց հերթին, բաժանվում են թափանցող և անթափանց:
ըստ տրամաբանական տարրերի կազմի (ԵՎ-ՈՉ, ԿԱՄ-ՈՉ տարրերով տրիգերներ և այլն):

Սինխրոնիզացիայի տեսակներ

Նկար 5. Տրիգերների դասակարգումն ըստ սինխրոնիզացիայի տեսակի. սինխրոնիզացիայի որոշ տեսակներ թույլ են տալիս մի քանի տարբեր նշանակումներ:

Հիմնական հասկացություններ

Տրիգերը երկու (կամ ավելի) կայուն վիճակներով հիշող տրամաբանական սարք է, որում վիճակների փոփոխությունը տեղի է ունենում մուտքային ազդանշանների ազդեցությամբ և նախատեսված է մեկ բիթ տեղեկատվություն պահելու համար, այսինքն՝ այն ունի տրամաբանական 0 կամ տրամաբանական 1 վիճակ։

Տրգերների բոլոր տարատեսակները վերջավոր ավտոմատներ են, որոնք ներառում են հիշողության տարր և կոմբինացիոն սխեմա, որը կարելի է անվանել տրիգերի ղեկավարման սխեմա կամ մուտքային տրամաբանություն (Նկար 7):

Տրիգերի գրաֆի յուրաքանչյուր գագաթը միացված է մյուս բոլոր գագաթներին, և գագաթից գագաթ անցումները (ճակատ կամ կող) հնարավոր են երկու ուղղություններով (երկկողմանի է):

Երկուական տրիգերի գրաֆը երկու կետեր են, որոնք միացված են ուղիղ գծի հատվածով, եռակի տրիգերը՝ եռանկյուն, քառակի տրիգերը՝ անկյունագծերով քառակուսի, հինգակի տրիգերը՝ պենտագրամով հնգանկյունի գծերով և այլն:

N=1 դեպքում տրիգերի գրաֆը վերածվում է մեկ կետի, մաթեմատիկայում այն համապատասխանում է ունարային մեկին կամ ունարային զրոյին, իսկ էլեկտրոնիկայում՝ մոնտաժային «1»-ին կամ մոնտաժային «0»-ին, այսինքն՝ ամենապարզ մշտական հիշող սարք է (ROM): Կայուն վիճակները տրիգերի գրաֆի վրա ունեն լրացուցիչ օղակ, ինչը նշանակում է, որ ղեկավարող ազդանշանները հանելիս, տրիգերը մնում է գործարկված վիճակում:

Տրիգերի վիճակը որոշվում է ուղիղ և հակադարձ ելքերի ազդանշաններով: Դրական ներկայացման դեպքում (դրական տրամաբանություն), ուղիղ ելքում բարձր լարման մակարդակը ներկայացնում է տրամաբանական 1 (վիճակ = 1), իսկ ցածր մակարդակը՝ տրամաբանական 0 (վիճակ = 0): Բացասական ներկայացման դեպքում (բացասական տրամաբանություն), բարձր մակարդակը (լարումը) համապատասխանում է տրամաբանական 0-ին, իսկ ցածր մակարդակը (լարումը)՝ տրամաբանական 1-ին:

Տրիգերի վիճակի փոփոխությունը (դրա միացումը կամ գրանցումը) ապահովվում է արտաքին ազդանշաններով և հետադարձ կապի ազդանշաններով, որոնք գալիս են տրիգերի ելքերից դեպի ղեկավարման սխեմայի մուտքերը (կոմբինացիոն սխեմա կամ մուտքային տրամաբանություն): Սովորաբար արտաքին ազդանշանները, ինչպես տրիգերի մուտքերը, նշանակվում են լատինատառ R, S, T, C, D, V և այլն:

Ամենապարզ տրիգերային սխեմաներում առանձին ղեկավարման սխեմա կարող է չլինել: Քանի որ տրիգերների ֆունկցիոնալ հատկությունները որոշվում են դրանց մուտքային տրամաբանությամբ, հետևաբար հիմնական մուտքերի անունները փոխանցվում են տրիգերի անվանը:

Տրիգերների մուտքերը բաժանվում են տեղեկատվական (R, S, T և այլն) և ղեկավարման (C, V) ազդանշանների: Տեղեկատվական մուտքերը նախատեսված են պահպանվող տեղեկատվության ազդանշաններ ստանալու համար: Մուտքային ազդանշանների անունները նույնական են տրիգերային մուտքերի անուններին: Ղեկավարման մուտքերն օգտագործվում են տեղեկատվության գրանցումը ղեկավարելու համար: Տրիգերները կարող են ունենալ երկու տեսակի ղեկավարման ազդանշաններ՝

սինխրոնիզացնող C ազդանշան (clock, տակտային), որը հասնում է C մուտք (տակտային մուտք)
թույլատրող V ազդանշան (enable), որը հասնում է V մուտք:

Տրիգերի V-մուտքերը ստանում են ազդանշաններ, որոնք թույլ են տալիս (V=1) կամ արգելում (V=0) տեղեկատվության գրանցումը: V-մուտքով սինխրոն տրիգերներում տեղեկատվության գրանցումը հնարավոր է, երբ ղեկավարող C և V-մուտքերի ազդանշանները համընկնում են:

Տրիգերների աշխատանքը նկարագրվում է փոխարկման աղյուսակի միջոցով, որը կոմբինացիոն տրամաբանության իսկության աղյուսակի անալոգն է: Տրիգերի ելքային վիճակը սովորաբար նշանակվում է Q տառով: Տառի կողքի ինդեքսը նշանակում է վիճակն ազդանշանի ուղարկումից առաջ՝ $(t)$ , $(t-1)$ կամ ազդանշանի ուղարկումից հետո՝ $(t+1)$ , $(t)$ : Պարաֆազային (երկֆազային) ելքով տրիգերներն ունեն երկրորդ (հակադարձ) ելք, որը նշանակվում է որպես Q, /Q կամ Q':

Տրիգերի գործողության կոմբինացիոն աղյուսակային սահմանումից բացի, սեկվենցիալ տրամաբանության բանաձևերում կա տրիգերի ֆունկցիայի ֆորմալ սահմանում^{[Ն 1]}։ Օրինակ, սեկվենցիալ տրամաբանության մեջ $RS$ տրիգերի ֆունկցիան ներկայացված է հետևյալ բանաձևով՝

\left({\bar {x}}\lor x\,\angle \,y\right)

:

SR-տրիգերի անալիտիկ գրածռումը կունենա հետևյալ տեսքը.

Q=S\lor {\overline {S}}\,\angle \,{\overline {R}}

:

Տրիգերների տեսակներ

Տրիգերները և Ֆլիպ-ֆլոպ տրամաբանական փականները կարելի է բաժանել տարածված տեսակների՝ SR («set-reset»), D («data»), T («toggle»-փոխանջատում) և JK (տե՛ս վերևում Պատմություն բաժինը): Որոշակի տեսակի վարքագիծը կարելի է նկարագրել բնութագրական հավասարմամբ, որը ստանում է «հաջորդ» ելքը (Qnext) մուտքային ազդանշան(ներ)ի և/կամ ընթացիկ ելքի՝ Q-ի տեսանկյունից:

Ասինխրոն SR փականներ

Երբ ստատիկ մուտքեր են օգտագործվում, ամենահիմնարար գործիքը ասինխրոն գործարկման/վերագործարկման (SR - Set-Reset) տրիգերն է։

Դրա երկու մուտքերը՝ S-ը և R-ը, կարող են ներքին վիճակը սահմանել 1-ի՝ օգտագործելով S=1 և R=0 համադրությունը, և կարող են ներքին վիճակը փոխարկել 0-ի՝ օգտագործելով S=0 և R=1 կոմբինացիան^{[Ն 2]}։

SR փականը կարող է կառուցվել խաչաձև միացված NOR (ՈՉ ԿԱՄ) կամ NAND (ՈՉ ԵՎ) տրամաբանական զույգից։ Պահպանված ազդանշանն առկա է Q նշանով նշված ելքի վրա։

Հարմար է NAND, NOR, AND և OR ֆունկցիաները դիտարկել որպես ղեկավարվող գործողություններ, որտեղ մուտքերից մեկն ընտրվում է որպես մուտքերի տվյալները ղեկավարող, իսկ մյուսը որպես մուտքային ազդանշանը մշակող մուտք՝ կախված ղեկավարող էլեմենտի վիճակից։

Այդ դեպքում, այս բոլոր դարպասներն ունեն մի ղեկավարող արժեք, որն անտեսում է մուտքային ազդանշանը (x) և ելքում արտածում է հաստատուն արժեք, իսկ մյուս ղեկավարող արժեքը թույլ է տալիս մուտքային ազդանշանի անցումը (գուցևե և կոմպլեմենտված)։

{\begin{aligned}\operatorname {NAND} (x,0)&=1&\operatorname {NAND} (x,1)&={\bar {x}}\\\operatorname {NOR} (x,0)&={\bar {x}}&\operatorname {NOR} (x,1)&=0\\\operatorname {AND} (x,0)&=0&\operatorname {AND} (x,1)&={x}\\\operatorname {OR} (x,0)&=x&\operatorname {OR} (x,1)&=1\\\end{aligned}}

Ըստ էության, դրանք բոլորը կարող են օգտագործվել որպես անջատիչներ (փոխարկիչ), որոնք կամ սահմանում են մի որոշակի արժեք, կամ թույլ են տալիս, որ անցնի մուտքային արժեքը։

SR NOR (ՈՉ ԿԱՄ) փական

$RS$ փականի անիմացիա.
տրամաբանական «1»
տրամաբանական «0»
S = 1, R = 0: Set
S = 0, R = 0: Hold
S = 0, R = 1: Reset
S = 1, R = 1: Not allowed
A, B, C, D-ն տրամաբանական սարքի կոմբինացիաներն են, որնցից (D) սահմանափակ կոմբինացիան հանգեցնում է անկայուն վիճակի

SR NOR փականը բաղկացած է երկու զուգահեռ (բոլոր արժեքները համաժամանակյա են տրվում գումարիչին) NOR դարպասներից, որտեղ յուրաքանչյուր NOR-ի ելքը նույնպես ճյուղարվում է մյուս NOR-ի մեկ մուտքի վրա, ինչպես ցույց է տրված նկարում: Այս ելք-մուտք կապերն անվանում են հետադարձ կապի մուտքեր կամ պարզապես հետադարձ կապ: Մնացած մուտքերն ընդունենք, որ ղեկավարման մուտքերն են (ինչպես բացատրվել է վերևում):

Տվյալ դեպքում սկզբնական պահին, քանի որ ամեն ինչ սիմետրիկ է, կարևոր չէ, թե որ մուտքերին են միացված ելքերը: Երբ խախտում ենք սիմետրիան՝ ընտրելով, թե մնացած ղեկավարման մուտքերից որը կլինի մեր set-ը և reset-ը, և մենք կարող ենք «set NOR» անվանել set ղեկավարման NOR դարպասը, իսկ «reset NOR»՝ reset ղեկավարման NOR դարպասը։

Նկարներում set NOR-ը ներքևի հատվածն է, իսկ reset NOR-ը՝ վերևի հատվածը: Reset NOR-ի ելքը կլինի պահված Q ազդանշանը, մինչդեռ մենք կտեսնենք, որ set NOR-ի ելքը պահում է (հիշում է) իր հակադարձ (կոմպլեմենտ) Q-ն:

SR NOR -ի վարքագիծը ստանալու համար, դիտարկենք S-ը և R-ը որպես ղեկավարման մուտքեր և հիշենք, որ վերը նշված հավասարումներից, NOR-ի set և reset ֆունկցիաները ղեկավարման $1$ ֆունկցիայով կֆիքսեն իրենց ելքերը $0$ -ի, մինչդեռ NOR-ի set և reset ֆունկցիաները $0$ ղեկավարման ֆունկցիայով կգործեն որպես ժխտում (NOT)։ Դրանով այժմ հնարավոր է ստանալ SR տրիգերի վարքագիծը պարզ պայմանների տեսքով: Օրինակ՝ յուրաքանչյուր տողին արժեքներ վերագրելու փոխարեն, դիտարկենք, թե ինչպես են դրանք տարածվում.

Երբ R-ը և S-ը երկուսն էլ զրո են, R NOR-ը և S NOR-ը պարզապես պարտադրում են հետադարձ կապը որպես ելքի լրացում, սա բավարարվում է այնքան ժամանակ, քանի դեռ ելքերը միմյանց կոմպլեմենտար են: Այսպիսով, Q և Q ելքերը պահպանվում են հաստատուն վիճակում, անկախ նրանից՝ $Q=0$ է, թե $Q=1$ :
Եթե S=1, երբ R=0, ապա set NOR-ը կֆիքսի Q=0, մինչդեռ reset NOR-ը կհարմարվի և կգործարկի Q=1: Երբ S-ը դառնում է զրո, արժեքները պահպանվում են վերևում բացատրվածի պես:
Նույն կերպ, եթե R=1, երբ S=0, ապա reset NOR-ը ֆիքսում է Q=0, մինչդեռ set NOR փոխվում է Q=1-ի: Կրկին վիճակը պահպանվում է, եթե R-ը վերադարձվում է 0-ի:
Եթե R=S=1, NOR-երը կֆիքսեն երկու ելքերը 0-ի, ինչն առաջացնում է անվավեր վիճակ ( $X$ ) կոմպլեմենտար արժեքները պահելու համար:

SR տրիգերի գործողություն^[19]
Վիճակի անցման աղյուսակ					Գրգռման աղյուսակ^{[Ն 3]}
S	R	Q_next	արդյունք	անգլ.	Q	Q_next	S	R
0	0	Q	անփոփոխ վիճակ	Hold state	0	0	0	$X$
0	1	0	բացասական վիճակ	Reset	0	1	1	0
1	0	1	դրական վիճակ	Set	1	0	0	1
1	1	$X$	անորոշ	Not allowed	1	1	$X$	0

R = S = 1 համադրությունը կոչվում է սահմանափակ համադրություն կամ անվավեր վիճակ ( $X$ ), քանի որ, քանի դեռ երկու NOR (ԿԱՄ-ՈՉ) դարպասներն էլ զրո են տալիս, այն խախտում է Q = not Q. տրամաբանական հավասարումը: Այս համադրությունը նաև անհամապատասխան է այն սխեմաներում, որտեղ երկու մուտքերն էլ կարող են համաժամանակ ցածր լինել (այսինքն՝ սահմանափակման վիճակից անցում հապաղման վիճակի): Արդյունքը կարող է մնալ մետաստաբիլ վիճակում և ի վերջո կարող է ֆիքսել 1 կամ 0՝ կախված փականների միջև տակտային ազդանշանի տարածման ժամանակի հարաբերակցություններից (ընթացքի արագության վիճակ՝ race condition), այսինքն թե որի ազդանշանն ավելի շուտ կհասնի:

Սահմանափակված կոմբինացիան հաղթահարելու համար մուտքային տվյալներին կարելի է ավելացնել դարպասներ, որոնք (S, R) = (1, 1) -ը կփոխակերպեն ոչ սահմանափակված կոմբինացիաներից մեկին։ Դա կարող է լինել՝

Q = 1 (1, 0) – որպես S (դոմինանտ) փական
Q = 0 (0, 1) – որպես R (դոմինանտ) փական

Սա արվում է գրեթե բոլոր ծրագրավորվող տրամաբանական կարգավորիչներում (controller)։

հապաղման վիճակ (0, 0) – որպես E-փական

Այլընտրանքորեն, սահմանափակված կոմբինացիան կարող է օգտագործվել ելքը փոխանջատելու (toggle) համար։ Արդյունքը JK փականն է։

SR փականի բնութագրական հավասարումը հետևյալն է.

Q_{\text{next}}={\bar {R}}Q+{\bar {R}}S

կամ

Q_{\text{next}}={\bar {R}}(Q+S)

^[20],

որտեղ A + B նշանակում է (A կամ B), AB նշանակում է (A և B):

Մեկ այլ կերպ հետևայալ արտահայտություն է.

Q_{\text{next}}=S+{\bar {R}}Q

with

SR=0

^[21]:

SR NAND (ՈՉ ԵՎ) փական

Ստորև ներկայացված է NAND փականի սխեման: Մուտքերը սովորաբար նշանակվում են S և R՝ համապատասխանաբար Set և Reset համար։ Քանի որ NAND մուտքերը սովորաբար պետք է լինեն տրամաբանական 1՝ փականի գործողության վրա չազդելու համար, այս սխեմայում մուտքերը համարվում են շրջված (կամ ակտիվ ցածր)։

Սխեման օգտագործում է նույն հետադարձ կապը, ինչ SR NOR-ը՝ պարզապես NOR դարպասները փոխարինելով NAND դարպասներով, որպեսզի «հիշի» և պահպանի իր տրամաբանական վիճակը նույնիսկ ղեկավարող մուտքային ազդանշանների փոփոխությունից հետո։

Կրկին հիշենք, որ 1-ով ղեկավարող NAND-ը միշտ արտածում է 0, մինչդեռ 0-ով ղեկավարվող NAND-ը գործում է որպես NOT (ՈՉ) դարպաս։ Երբ S և R մուտքերը երկուսն էլ բարձր են, հետադարձ կապը պահպանում է Q ելքերը նախորդ վիճակում։ Երբ դրանցից մեկը զրո է, դրանք ամրագրում են իրենց ելքային բիթերը 0-ի, մինչդեռ մյուսը հարմարվում է լրացման հետ։ S=R=0-ն ստեղծում է անվավեր վիճակ։

SR փականի գործողություն
S	R	Գործողություն
0	0	Q = 1, Q = 1; անվավեր վիճակ
0	1	Q = 1
1	0	Q = 0
1	1	Փոփոխություն չկա. նախնականը կամայական

SR AND-OR (ԵՎ ԿԱՄ) փական

Ուսուցման տեսանկյունից, SR տրիգերները, որոնք գծագրվում են որպես խաչաձև միացված բաղադրիչների զույգ (տրանզիստորներ, դարպասներ, լամպեր և այլն), հաճախ դժվար է հասկանալ սկսնակների համար: Դիդակտիկորեն ավելի հեշտ բացատրություն է փականները պատկերել որպես մեկ հետադարձ կապի օղակ՝ խաչաձև միացման փոխարեն: Ստորև ներկայացված է SR փականը, որը կառուցված է AND դարպասով՝ մեկ շրջված (ինվերտված) մուտքով և OR դարպասով: Ընդ որում, ինվերտորը անհրաժեշտ է ոչ թե փականի ֆունկցիոնալության համար, այլ երկու մուտքերում էլ բարձր ակտիվություն ապահովելու համար:

SR AND-OR (ԵՎ ԿԱՄ) փականի գործողություն
S	R	Գործողություն
0	0	Անփոփոխ, նախնականը կամայական
1	0	Q = 1
$X$	1	Q = 0

SR AND-OR փականի սխեմա.
տրամաբանական «1»
տրամաբանական «0»
Գծագրում փականը գտնվում է հապաղման ռեժիմում (փոփոխություն չկա)։

Ընդ որում, SR AND-OR փականն ունի այն առավելությունը, որ S = 1, R = 1-ը լավ սահմանված է։ SR AND-OR փականի վերը նշված տարբերակում այն առաջնահերթություն է տալիս R ազդանշանին S ազդանշանի նկատմամբ։ Եթե անհրաժեշտ է S-ի առաջնահերթությունը R-ի նկատմամբ, դա կարելի է անել՝ Q ելքը միացնելով OR դարպասի ելքին՝ AND դարպասի ելքի փոխարեն։

SR AND-OR փականն ավելի հեշտ է հասկանալ, քանի որ երկու դարպասներն էլ կարելի է բացատրել առանձին՝ կրկին վերևում ներկայացված ԵՎ և ԿԱՄ ղեկվարման տեսանկյունից։ Երբ ո՛չ S-ը, ո՛չ էլ R-ը սահմանված չեն, ապա և՛ OR դարպասը, և՛ AND դարպասը գտնվում են «հապաղման ռեժիմում», այսինքն՝ դրանք թույլ են տալիս մուտքը անցնել, իսկ դրանց ելքի ազդանշանը հետադարձ կապի օղակի մուտքային անզդանշանն է։

Երբ S մուտքը = 1 է, ապա OR դարպասի ելքում 1 է՝ անկախ հետադարձ կապի օղակի մյուս մուտքից («set ռեժիմ»)։
Երբ R մուտքը = 1, ապա AND դարպասի ելքում 0 է՝ անկախ հետադարձ կապի օղակի մյուս մուտքից («reset ռեժիմ»)։

Եվ քանի որ AND դարպասը OR դարպասի ելքը որպես մուտք է ընդունում, R-ը առաջնահերթություն ունի S-ի նկատմամբ։ Խաչաձև միացված դարպասների տեսքով գծված փականները կարող են ավելի քիչ ինտուիտիվ թվալ, քանի որ մեկ դարպասի վարքագիծը, կարծես, միահյուսված է մյուս դարպասի հետ։ Ստանդարտ NOR կամ NAND փականները նույնպես կարող են վերաձևավորվել հետադարձ կապի օղակի հետ, բայց դրանց դեպքում հետադարձ կապի օղակը չի ցուցադրում նույն ազդանշանի արժեքը ամբողջ հետադարձ կապի օղակի ընթացքում։ Սակայն, SR AND-OR փականն ունի այն թերությունը, որ այն կարիք կունենա կոմլեմենտար ինվերտորի, եթե անհրաժեշտ լինի շրջված Q ելք։

Ընդ որում, SR AND-OR փականը կարող է վերածվել SR NOR փականի՝ օգտագործելով տրամաբանական ձևափոխություններ՝ շրջելով OR դարպասի ելքը և նաև AND դարպասի 2-րդ մուտքը և միացնելով շրջված Q ելքը այս երկու գումարիչ ինվերտորների միջև. որտեղ AND դարպասը, որի երկու մուտքերն էլ շրջված են, համարժեք է NOR դարպասի՝ համաձայն Դե Մորգանի օրենքների։

JK փական

JK փականը շատ ավելի քիչ է օգտագործվում, քան JK ֆլիպ-ֆլոպը։ JK փականը հետևում է հետևյալ վիճակների աղյուսակին.

JK փականի իսկության աղյուսակ
J	K	Q_next	Comment
0	0	Q	No change
0	1	0	Reset
1	0	1	Set
1	1	Q	Toggle

Հետևաբար, JK փականը SR սարք է, որը նախատեսված է իր ելքը փոխանջատելու (Toggle) համար (տատանվում է 0-ի և 1-ի միջև), երբ փոխանցվում է 1 1 մուտքային համադրությունը^[22]: JK ֆլիպ-ֆլոպի համեմատ, JK փականի 1 1 մուտքային կոմբինացիան շատ օգտակար չէ, քանի որ բացակայում է տակտային ազդանշանը, որը կուղղորդի փոխանջատումը^[23]:

Դարպասներ և փականների թափանցիկություն

Փականները նախագծված են «թափանցիկ» լինելու համար։ Այսինքն՝ մուտքային ազդանշանի փոփոխությունները անմիջապես առաջացնում են ելքային ազդանշանի փոփոխություններ։ Թափանցիկ փականին կարելի է ավելացնել կոմպլեմենտար տրամաբանություն՝ այն «ոչ թափանցիկ» կամ «անթափանցիկ» դարձնելու համար, երբ մեկ այլ մուտք («թույլատրող» մուտք) հաստատված չէ։ Երբ մի քանի «թափանցիկ» փականներ հաջորդում են միմյանց (եթե դրանք բոլորը միաժամանակ թափանցիկ են), ազդանշանները տարածվում են դրանց բոլորի միջով։ Սակայն, եթե «թափանցիկ բարձր» փականից հետո գալիս է «թափանցիկ ցածր» փականը (կամ հակառակը), ապա դա ստիպում է, որ վիճակը և ելքային ազդանշանը փոխվի միայն տակտի կողերին՝ ձևավորելով այսպես կոչված «տեր-ծառա տրիգեր» կամ «գլխավոր-ենթակա տրիգեր» (master–slave flip-flop)։

Դարպասներով SR փական

Դարպասով SR փական կարելի է պատրաստել՝ շրջված SR փականին ավելացնելով NAND դարպասների երկրորդ մակարդակ: Կոմպլեմենտար NAND դարպասները հետագայում շրջում են մուտքերը, այնպես որ SR փականը դառնում է դարպասով SR փական (SR փականը կվերածվի դարպասով SR փականի՝ շրջված միացմամբ):

Որպես այլընտրանք, դարպասով SR փական (ոչ շրջվող թույլատրող միացմամբ) կարող է ստեղծվել՝ SR փականին ավելացնելով AND դարպասների երկրորդ մակարդակ։

E բարձր արժեքի (enable - թույլատրող true) դեպքում ազդանշանները կարող են անցնել մուտքային դարպասներով դեպի ինկապսուլացված փականը։ Ազդանշանների բոլոր կոմբինացիաները, բացառությամբ (0, 0) = պահում, անմիջապես վերարտադրվում են (Q, Q) ելքի վրա, այսինքն՝ փականը թափանցիկ է։

E ցածր արժեքի դեպքում (թույլատրող false), փականը փակ է (անթափանց է) և մնում է այն վիճակում, որում այն մնացել էր վերջին անգամ E-ի բարձր լինելու ժամանակ։

Պարբերական թույլատրող (E) մուտքային ազդանշանը կարելի է անվանել գրանցման ստրոբ։ Երբ թույլատրող մուտքը տակտային ազդանշան է, փականը կոչվում է մակարդակազգայուն (տակտային ազդանշանի մակարդակի նկատմամբ), ի տարբերություն կողազգայունի, որը նկարագրվում է ստորև նկարագրված տրիգերներում։

Դարպասով SR փականի գործողություն
E/C	Արդյունք
0	Արդյունք չկա (պահպանված վիճակ)
1	Նույնը, ինչ ոչ դարպասով SR փականին

Դարպասով D փական

Այս փականը օտագործում է այն փաստը, որ դարպասով SR փականի երկու ակտիվ մուտքային կոմբինացիաներում (0 1 և 1 0) R-ը S-ի լրացումն է: Մուտքային NAND փուլը փոխակերպում է երկու D մուտքային վիճակները (0 և 1) հաջորդ SR փականի այս երկու մուտքային կոմբինացիաների՝ տվյալների մուտքային ազդանշանը շրջելով (ինվերտելով): Միացման ազդանշանի ցածր վիճակը ստեղծում է ոչ ակտիվ «1 1» համադրությունը: Այսպիսով, դարպասով D-փականը կարող է դիտարկվել որպես մեկմուտքանի սինխրոն SR փական:

Այս կոնֆիգուրացիան կանխում է սահմանափակ մուտքային կոմբինացիայի կիրառումը: Այն նաև հայտնի է որպես թափանցիկ փական, տվյալների փական կամ պարզապես դարպասով փական: Այն ունի տվյալների մուտք և թույլատրող ազդանշան (երբեմն կոչվում է տակտային կամ ղեկավարող): «Թափանցիկ» բառը ծագում է այն փաստից, որ երբ թույլատրող մուտքը միացված է, ազդանշանն անմիջապես տարածվում է շղթայի միջով՝ D մուտքից դեպի Q ելք: Դարպասով D-փականները նաև մակարդակազգայուն են տակտային կամ թույլատրող ազդանշանի նկատմամբ:

Թափանցիկ փականները սովորաբար օգտագործվում են որպես մուտքի/ելքի պորտեր կամ ասինխրոն համակարգերում, կամ սինխրոն երկֆազ համակարգերում (սինխրոն համակարգեր, որոնք օգտագործում են երկֆազ տրամաբանական տակտային ազդանշան), որտեղ տարբեր տակտային փուլերի վրա աշխատող երկու փականները խոչընդոտում են տվյալների թափանցիկ լինելը, ինչպես կարելի է տեսնել տեր-ծառա ֆլիպ-ֆլոպի դեպքում։

Ստորև բերված իսկության աղյուսակը ցույց է տալիս, որ երբ թույլատրող/տակտային ազդանշանի (enable/clock, նշանակվում ` E/C) մուտքում 0 է, D մուտքն ազդեցություն չունի ելքի վրա։ Երբ E/C-ն բարձր է, ելքը հավասար է D-ի։

Դարպասով D փականի իսկության աղյուսակ
E/C	D	Q	Q	Comment
0	X	Q_prev	Q_prev	անփոփոխ
1	0	0	1	Reset
1	1	1	0	Set

Դարպասով D փականը հիմնված SR NAND փականի վրա
Դարպասով D փականը հիմնված SR NAND փականի վրա
Անիմացիոն դարպասով D փական.
տրամաբանական «1»
տրամաբանական «0»
1. D = 1, E = 1: set
2. D = 1, E = 0: hold
3. D = 0, E = 0: hold
4. D = 0, E = 1: reset
Դարպասով D փական անցումային տրանզիստորի տրամաբանության օրինսկ, ինչպես CD4042 կամ CD74HC75 ինտեգրալ սխեմաներ ում

Էռլիի փական

Դասական դարպասով փականների կառուցվածքներն ունեն որոշ անցանկալի բնութագրեր^[24]: Դրանք պահանջում են երկուղի տրամաբանություն կամ ինվերտոր: Մուտքից ելք տարածումը կարող է տևել մինչև երեք դարպասի հապաղում: Մուտքից ելք տարածումը հաստատուն չէ. որոշ ելքեր պահանջում են երկու դարպասի հապաղում, իսկ մյուսները՝ երեք:

Նախագծողները փնտրել են այլընտրանքներ^[25]: Հաջողակ այլընտրանք է Էռլիի փականը: Այն պահանջում է միայն տվյալների մեկ մուտք, իսկ դրա ելքում երկու փականին համարժեք մեկ հաստատուն հապաղում: Բացի այդ, Էռլիի փականում դարպասի երկու մակարդակները որոշ դեպքերում կարող են միացվել փականի վրա ազդող շղթայի դարպասների վերջին երկու մակարդակների հետ, քանի որ շատ տարածված հաշվողական սխեմաներ ունեն ԿԱՄ տարր, որին հաջորդում է ԵՎ տարրը՝ որպես դրանց վերջին երկու մակարդակներ: Փականի ֆունկցիաների միաձուլումը թույլ է տալիս աշխատացնել փականն առանց դարպասների լրացուցիչ հապաղումների^[24]: Նման միաձուլումը սովորաբար օգտագործվում է pipelined համակարգիչների նախագծման մեջ և, ըստ էության, սկզբնապես մշակել է Ջոն Գ. Էռլը՝ IBM -ի գերհամակարգիչներից System/360 -ի 91 մոդելում հենց այդ նպատակով օգտագործելու համար^[26]:

Էռլիի փականը ոչ ռիսկային է^[27]։ Եթե NAND միջին դարպասը բացակա է, ապա ստացվում է բևեռականության պահպանման փական (polarity hold latc), որը սովորաբար օգտագործվում է, քանի որ այն ավելի քիչ տրամաբանություն է պահանջում^[27]^[28]։ Այնուամենայնիվ, այն ենթակա է տրամաբանական ռիսկայնության։ Տակտային ազդանշանը միտումնավոր խոտորելը կարող է կանխել ռիսկը^[28]:

Էռլիի փականն օգտագործում է կոմպլեմենտար թույլատրող մուտքեր. ակտիվ ցածր մակարդակի թույլատրում (E_L) ակտիվ բարձր մակարդակի թույլատրում (E_H):
Էռլիի փականի անիմացիա
տրամաբանական «1»
տրամաբանական «0»
1. D = 1, E_H = 1: set
2. D = 0, E_H = 1: reset
3. D = 1, E_H = 0: hold

D տրիգեր

D տրիգերը լայնորեն օգտագործվում է և հայտնի է որպես «տվյալների» տրիգեր։ D տրիգերը գրանցում է D-մուտքի արժեքը տակտային ցիկլի որոշակի հատվածում (օրինակ՝ տակտի աճող ճակատին)։ Այդ գրանցված արժեքը դառնում է Q ելք։ Այլ դեպքերում Q ելքը չի փոխվում^[29]^[30]։ D տրիգերը կարելի է դիտարկել որպես հիշողության բջիջ, զրոյական դիրքի պահում^{[Ն 4]} կամ անալոգային ուշացման ճակատ (կամ կող)^{[Ն 5]}^[31]։

Իսկության աղյուսակ
տակտային ազդանշան	D	Q_next
աճող ճակատ	0	0
աճող ճակատ	1	1
չաճող	X^{[Ն 6]}	Q

Ինտեգրալ սխեմաներում D-տիպի տրիգերների մեծ մասը կարող է հարկադրված լինել անցնելու set կամ reset վիճակների (որն անտեսում է D և տակտային մուտքերը), ինչպես SR տրիգերը։ Սովորաբար, D-տիպի ֆլիպ-ֆլոպերում լուծվում է անթույլատրելի S = R = 1 պայմանը։ S = R = 0 գործարկումը ստիպում է տրիգերին գործել վերը նկարագրվածի պես։ Ստորև ներկայացված է S և R այլ հնարավոր կոնֆիգուրացիաների իսկության աղյուսակը։

մուտքեր				ելքեր
S	R	D	>	Q	Q
0	1	X	X	0	1
1	0	X	X	1	0
1	1	X	X	1	1

Այս ֆլիպ-ֆլոպները շատ կիրառելի են, քանի որ դրանց վրա են հիմնաված շեղման ռեգիստրները, որոնք շատ էլեկտրոնային սարքերի անբաժանելի մասն են կազմում:

D ֆլիպ-ֆլոպի առավելությունը D տիպի «թափանցիկ փականի» համեմատ այն է, որ D մուտքային միացման վրա ազդանշանը գրանցվում է այն պահին, երբ ֆլիպ-ֆլոպը տակտային ազդանշանի վրա է, և D մուտքի վրա հետագա փոփոխությունները կանտեսվեն մինչև հաջորդ տակտային իրադարձությունը: Բացառություն է կազմում այն, որ որոշ ֆլիպ-ֆլոպներ ունեն վերագործարկման «reset» ազդանշանի մուտք, որը կվերագործարկի Q-ն (զրոյի) և կարող է լինել ասինխրոն կամ սինխրոն տակտային ազդանշանով:

Վերոնշյալ սխեման ռեգիստրի պարունակությունը տեղափոխում է աջ՝ տակտի յուրաքանչյուր ակտիվ անցման ժամանակ մեկ բիթային դիրքով։ X մուտքային ազդանշանը տեղափոխվում է ձախակողմյան ճակատի դիրք։

Դասական դրական տակտով D տրիգեր

Այս սխեման^[32] բաղկացած է երկու աստիճանից, որոնք իրականացվում են SR NAND փականների միջոցով: Մուտքային աստիճանը (ձախ կողմում գտնվող երկու փականները) մշակում է սինխրոնիզացման և տվյալների ազդանշանները՝ ելքային փուլի (աջ կողմում գտնվող միակ փականը) համար հստակ մուտքային ազդանշաններ ապահովելու համար:

Եթե տակտային ազդանշանի մակարդակը ցածր է, մուտքային փուլի երկու ելքային ազդանշաններն էլ բարձր են՝ անկախ մուտքային տվյալներից. ելքային փականը չի փոփոխվում և պահպանում է նախորդ վիճակը: Երբ տակտը փոխվում է ցածրից բարձր, ելքային լարումներից միայն մեկն է (կախված տվյալների ազդանշանից) անցնում ցածր մակարդակի և գործարկում/վերագործարկում (set/reset) է ելքային փականը.

եթե D = 0, ստորին ելքը դառնում է ցածր
եթե D = 1, վերին ելքը դառնում է ցածր:

Եթե տակտային ազդանշանը շարունակում է մնալ բարձր, ելքերը պահպանում են իրենց վիճակները՝ անկախ մուտքային տվյալներից և ստիպում են ելքային փականին մնալ համապատասխան վիճակում, քանի որ մուտքային տրամաբանական զրոն (ելքային փուլի) մնում է ակտիվ, քանի դեռ տակտային ազդանշանը շարունակում է բարձր լինել: Հետևաբար, ելքային փականի դերը տվյալները պահելն է միայն այն ժամանակ, երբ տակտային ազդանշանը ցածր է:

Այս սխեման սերտորեն կապված է դարպասով D փականի հետ, քանի որ երկու սխեմաներն էլ երկու D մուտքային վիճակները (0 և 1) փոխակերպում են երկու մուտքային կոմբինացիաների (01 և 10) ելքային SR փականի համար՝ տվյալների մուտքային ազդանշանը շրջելով (երկու սխեմաներն էլ մեկ D ազդանշանը բաժանում են երկու կոմպլեմենտար S և R ազդանշանների):

Տարբերությունն այն է, որ դարպասով D փականում օգտագործվում են NAND տրամաբանական դարպասներ, մինչդեռ SR NAND փականներն օգտագործվում են դրական կողով ակտիվացված D ֆլիպ-ֆլոպում: Այս փականների դերն ակտիվ ելքը «կողպելն» է՝ ստեղծելով ցածր լարում (տրամաբանական զրո). հետևաբար, դրական կողով ակտիվացված D տրիգերը կարելի է դիտարկել նաև որպես դարպասով D փական՝ փակված մուտքային դարպասներով:

«Տեր-ծառա» ճակատով ակտիվացած D տրիգեր

«Տեր-ծառա» (master–slave) D ֆլիպ-ֆլոպը ստեղծվում է երկու դարպասներով D փականների հաջորդական միացման և թույլատրող մուտքը դրանցից մեկի վրա շրջելու միջոցով: Այն կոչվում է «տեր-ծառա» (գլխավոր-ենթակա), քանի որ գլխավոր փականը ղեկավարում է ենթակա փականների ելքային Q արժեքը և ստիպում է ենթակա փականներին պահպանել իր արժեքը, երբ ենթակա փականը միացված է, քանի որ ենթակա փականը միշտ պատճենում է իր նոր արժեքը գլխավոր փականից և փոխում է իր արժեքը միայն գլխավոր փականի և տակտային ազդանշանի արժեքի փոփոխությանն ի պատասխան:

Դրական կողով ակտիվացված տեր-ծառա տեսակի D ֆլիպ-ֆլոպի համար, երբ տակտային ազդանշանը ցածր է (տրամաբանական 0), առաջին՝ գլխավոր կամ «տեր» D փականի կողմից գրանցված «թույլտվությունը» (շրջված տակտային ազդանշանը) բարձր է (տրամաբանական 1): Սա թույլ է տալիս «տեր» փականին պահպանել մուտքային արժեքը, երբ տակտային ազդանշանը ցածրից բարձր է անցնում: Երբ տակտային ազդանշանը բարձրանում է (0-ից 1), առաջին փականի փոխարկված «թույլատրությունը» ցածր է դառնում (1-ից 0), և գլխավոր փականի մուտքին տված արժեքը «կողպվում է»:

Գրեթե միաժամանակ, երկրորդ կամ «ենթակա» D փականի կրկնակի փոխարկված (շրջված) «միացումը» ցածրից բարձրի է անցնում (0-ից 1) տակտային ազդանշանի հետ միասին: Սա թույլ է տալիս, որ տակտային ազդանշանի աճող կողում այժմ «կողպված» գլխավոր փականի կողմից ստացված ազդանշանն անցնի «ծառա» փականի միջով: Երբ տակտային ազդանշանը վերադառնում է ցածր արժեքի (1-ից 0), «ենթակա» փականի ելքը «կողպվում է», և տակտային ազդանշանի վերջին բարձրացող կողին երևացող արժեքը պահվում է, մինչդեռ գլխավոր՝ «տեր» փականը սկսում է ընդունել նոր արժեքներ՝ հաջորդ բարձրացող տակտային ազդանշանի կողին նախապատրաստվելու համար։

Շղթայի ձախ կողմի ինվերտորը հեռացնելիս ստեղծվում է D-տիպի տրիգեր, որը թարթող ազդանշան է տալիս տակտային ազդանշանի «անկման կողին»։ Սա ունի այսպիսի իսկության աղյուսակ՝

D	Q	>	Q_next
0	X	անկում	0
1	X	անկում	1

Երկու ճակատով ակտիվացվող D տրիգեր

Ֆլիպ-ֆլոպները կամ տրիգերները, որոնք ազդանշանի աճող և նվազող կողերին (ճակատ) կարդում են նոր արժեք, կոչվում են երկու կողով ակտիվացվող տրիգերներ: Նման տրիգերը կարող է կառուցվել՝ օգտագործելով երկու միակող ակտիվացվող D-տիպի տրիգերներ և մուլտիպլեքսոր^{[Ն 7]}, կամ օգտագործելով երկու D-տիպի տրիգեր կողի մեկ ակտիվացմամբ և «Բացառող Կամ» (XOR) երեք դարպասներ:

Երկկող ակտիվացմամբ D ֆլիպ-ֆլոփ, որն իրականացվել է XOR դարպասների միջոցով և առանց մուլտիպլեքսորի

Կողային տիրգերի դինամիկ D հիշող տարր

D տրիգերի արդյունավետ ֆունկցիոնալ այլընտրանքը կարելի է ստանալ դինամիկ շղթաների միջոցով (որտեղ տեղեկատվությունը պահվում է ունակության մեջ)` տակտային ազդանշանի բավարար հաճախության դեպքում. չնայած D տրիգերը իրական տրիգեր չէ, այն դեռևս կոչվում է տրիգեր իր ֆունկցիոնալ դերի համար: Այն դեպքում, երբ գլխավոր-երկրորդական ֆունկցիայով D գագաթն ակտիվանում է տակտային ազդանշանի կողի վրա, դրա բաղադրիչներից յուրաքանչյուրն ակտիվանում է տակտային ազդանշանի մակարդակներով: «Տեր-ծառա» ֆունկցիայով ակտիվացող D տրիգերը», ինչպես այն անվանում են, չնայած այն իրական տրիգեր չէ, չունի գլխավոր-երկրոդական հատկություններ:

Կողային ակտիվացվող D տրիգերները հաճախ իրականացվում են ինտեգրված բարձր արագության գործողություններում՝ օգտագործելով դինամիկ տրամաբանություն (տակտային տրամաբանություն)^{[Ն 8]}: Սա նշանակում է, որ թվային ազդանշանը պահվում է (հիշվում է) սարքի պարազիտային^{[Ն 9]} ունակությունում, քանի դեռ սարքն անցման փուլում է: Այս կոնստրուկցիան հեշտացնում է վերագործարկումը՝ պարզապես լիցքաթափելով մեկ կամ մի քանի ներքին հանգույցներ:

Դինամիկ տրիգերի տարածված տեսակը իսկական միաֆազ տակտային^{[Ն 10]} տեսակն է, որը կատարում է տրիգերի գործողությունը քիչ հզորությամբ և բարձր արագությամբ: Այնուամենայնիվ, դինամիկ տրիգերները սովորաբար չեն աշխատի ստատիկ կամ ցածր տակտային ազդանշանի արագությունների դեպքում. ժամանակի ընթացքում արտահոսքի ուղիները կարող են այնքան լիցքաթափել պարազիտային ունակությունը, որ տրիգերը մտնի անթույլատրելի վիճակների մեջ:

T տրիգեր

Եթե T մուտքը բարձր է, T տրիգերը փոխում է վիճակը («փոխանջատվում է» - toggles), երբ տակտային ազդանշանի մուտքը ստրոբային է լինում։ Եթե T մուտքը ցածր է, տրիգերը պահպանում է նախորդ արժեքը։ Այս վարքագիծը նկարագրվում է ստորև ներկայացված բնութագրական հավասարմամբ և իսկության աղյուսակով՝

$Q_{\text{next}}=T\oplus Q=T{\overline {Q}}+{\overline {T}}Q$ (XOR օպերատորի ընդլայնում)

T տրիգերի գործողություն^[33]
Վիճակի աղյուսակ				Գրգռման աղյուսակ
$T$	$Q$	$Q_{\text{next}}$	Մեկնաբանություն	$Q$	$Q_{\text{next}}$	$T$	Մեկնաբանություն
0	0	0	Hold state (no clock)	0	0	0	No change
0	1	1	Hold state (no clock)	1	1	0	No change
1	0	1	Փոխանջատում (Toggle)	0	1	1	Complement
1	1	0	Toggle	1	0	1	Complement

Երբ T ազդանշանը բարձր է, տրիգերը տակտային ազդանշանը կիսում, այսինքն՝ եթե տակտային հաճախականությունը 4 ՄՀց է, տրիգերից ստացված ելքային հաճախականությունը կլինի 2 ՄՀց: Այս «բաժանման» հատկությունը կիրառություն ունի թվային հաշվիչների տարբեր տեսակներում: T տրիգերը կարող է նաև կառուցվել JK տրիգերի միջոցով (J և K գագաթները միացված են միմյանց և գործում են որպես T) կամ D տրիգերի միջոցով (T մուտքի XOR օպերատորի նախորդ Q_previous -ը ղեկավարում է D մուտքը):

JK տրիգեր

JK տրիգերը լրացնում է SR տրիգերի վարքագիծը (J: Set, K: Reset)՝ J = K = 1 պայմանը թարգմանելով որպես «flip» կամ փոխանջատման (toggle) հրաման։ Մասնավորապես,

J = 1, K = 0 կոմբինացիան տրիգերը կարգավորելու (set) հրաման է
J = 0, K = 1 կոմբինացիան տրիգերը վերագործարկելու (reset) հրաման է
J = K = 1 կոմբինացիան տրիգերը փոխանջատելու (toggle) հրաման է:

Այսինքն՝ փոխում է դրա ելքը իր ընթացիկ արժեքի տրամաբանական լրացման (logical complement)։

J = K = 0 վիճակը պահպանում է ընթացիկ վիճակը։ D տրիգեր սինթեզելու համար պարզապես K-ն հավասարեցրեք J-ի լրացմանը (J մուտքը կգործի որպես D մուտք)։ Նմանապես, T տրիգեր սինթեզելու համար K-ն հավասարեցրեք J-ին։ Հետևաբար, JK տրիգերն ունիվերսալ է, քանի որ այն կարող է կարգավորվել աշխատելու որպես SR տրիգեր, D տրգեր կամ T տրիգեր։

JK տրիգերի բնութագրական հավասարումը և իսկության աղյուսակը հետևյալն են

$Q_{\text{next}}=J{\overline {Q}}+K{\overline {Q}}$

JK տրիգերի գործողություն^[33]
Վիճակի աղյուսակ				Գրգռման աղյուսակ
J	K	Մեկնաբանություն	Q_next	Q	Q_next	Մեկնաբանություն	J	K
0	0	հապաղման վիճակ	Q	0	0	Անփոփոխ	0	X
0	1	Վերագործարկում	0	0	1	Գործարկում	1	X
1	0	Գործարկում	1	1	0	Վերագործարկում	X	1
1	1	Փոխանջատում	Q	1	1	Անփոփոխ	X	0

Ժամանակային նկատառումներ

Ժամանակի պարամետրեր

Մուտքային ազդանշանը պետք է կայուն մնա տակտային ազդանշանի աճող ֆրոնտի մոտ որոշակի ժամանակահատվածում, որը հայտնի է որպես ապերտուրա՝ բացվածք։ Պատկերացնենք, որ ֆոտոնկարում ենք գորտին ջրաշուշանի թերթիկի վրա ցատկելիս^[34]։

Ենթադրենք, որ գորտը ցատկում է ջուրը։ Եթե նկարենք գորտին ջուրը ցատկելու պահին, կստանաք գորտի խավար պատկերը. հստակ չի երևա, թե գորտը որ վիճակում էր։ Բայց եթե նկարենք, երբ գորտը կայուն նստած է ջրաշուշանի թերթիկի վրա (կամ կայուն ջրի մեջ է), կստանանք հստակ պատկեր։ Նույն կերպ, տրիգերի մուտքային ազդանշանը պետք է կայուն մնա տրիգերի ապերտուրայի ընթացքում։

Կարգավորման ժամանակը (Setup time) նվազագույն ժամանակն է, որի ընթացքում մուտքի տվյալները պետք է կայուն մնան մինչև ժամանակային իրադարձությունը, որպեսզի տվյալները հուսալիորեն գրանցվեն:

հապաղման ժամանակը (Hold time) նվազագույն ժամանակն է, որի ընթացքում մուտքի տվյալները պետք է կայուն մնան ժամանակային իրադարձությունից հետո, որպեսզի տվյալները հուսալիորեն գրանցվեն։

Ապերտուրան (Aperture) կարգավորման և պահպանման ժամանակի գումարն է: Մուտքային տվյալները պետք է կայուն պահվեն այս ամբողջ ժամանակահատվածում^[34]:

Վերականգնման ժամանակը (Recovery time) նվազագույն ժամանակն է, որի ընթացքում ասինխրոն մուտքի գործարկամ (set) կամ վերագործարկման (reset) ազդանշանը պետք է ակտիվ չլինի մինչև ժամանակային իրադարձությունը, որպեսզի տվյալները հուսալիորեն գրանցվեն ժամային պահին: Ասինխրոն մուտքի ազդանշանի գործարկման կամ վերագործարկման վերականգնման ժամանակը, հետևաբար, նման է տվյալների մուտքագրման կարգավորման ժամանակին:

Հեռացման ժամանակը (Removal time) նվազագույն ժամանակն է, որի ընթացքում ասինխրոն մուտքի գործարկման կամ վերագործարկման ազդանշանը պետք է չակտիվանա ժամանակային իրադարձությունից հետո, որպեսզի տվյալները հուսալիորեն գրանցվեն: Ասինխրոն մուտքի ազդանշանի գործարկման կամ վերագործարկման հեռացման ժամանակը, հետևաբար, նման է տվյալների մուտքագրման պահպանման ժամանակին:

Ասինխրոն մուտքերին կիրառվող կարճ ազդակները (գործարկում, վերագործարկում) չպետք է ամբողջությամբ կիրառվեն վերականգնման-հեռացման ժամանակահատվածում, հակառակ դեպքում լիովին անորոշ է դառնում, թե տրիգերն արդյոք կանցնի համապատասխան վիճակի: Մեկ այլ դեպքում, երբ ասինխրոն ազդանշանը պարզապես կատարում է մեկ անցում, որը պատահաբար ընկնում է վերականգնման/հեռացման ժամանակի միջև, ի վերջո տրիգերը կանցնի համապատասխան վիճակի, բայց ելքի վրա կարող է հայտնվել կամ չլինել շատ կարճ խափանում՝ կախված սինխրոն մուտքային ազդանշանից: Այս երկրորդ իրավիճակը կարող է նշանակություն ունենալ կամ չունենալ սխեմայի նախագծման համար:

Գործարկման և վերագործարկման (և այլ) ազդանշանները կարող են լինել կամ սինխրոն, կամ ասինխրոն և, հետևաբար, կարող են բնութագրվել կամ Կարգավորման/հապաղման, կամ Վերականգնման/Հեռացման ժամանակներով, և սինխրոնությունը շատ կախված է տրիգերի նախագծումից։

Ավելի մեծ շղթաների սինխրոնիզացիան ստուգելիս հաճախ անհրաժեշտ է տարբերակել Կարգավորման/հապաղման, և Վերականգնման/Հեռացման ժամանակները, քանի որ ասինխրոն ազդանշանները կարող են պակաս կրիտիկական լինել, քան սինխրոն ազդանշանները: Այս տարբերակումը շղթաների նախագծողներին հնարավորություն է տալիս անկախ սահմանել այս տեսակի ազդանշանների ստուգման պայմանները:

Մետաստաբիլություն

Տրիգերները ենթակա են մետաստաբիլության^{[Ն 11]} խնդրի, որը կարող է առաջանալ, երբ երկու մուտքային տվյալներ, ինչպիսիք են տվյալները և տակտային ազդանշանը կամ տակտը և վերագործարկումը, փոխվում են մոտավորապես միաժամանակ: Երբ հերթականությունը հստակ չէ, համապատասխան ժամանակային սահմանափակումների սահմաններում, արդյունքը կարող է անկանխատեսելիորեն գործել՝ մի վիճակին հասնելու համար սովորականից շատ ավելի երկար ժամանակ պահանջելով, կամ նույնիսկ մի քանի անգամ տատանվելով, նախքան այն հաստատելուց հետո: Տեսականորեն, կարգավորման ժամանակը սահմանափակ չէ: Համակարգչային համակարգում այս մետաստաբիլությունը կարող է հանգեցնել տվյալների վնասման կամ ծրագրի խափանման, եթե վիճակը կայուն չէ, նախքան մեկ այլ շղթա կօգտագործի դրա արժեքը. մասնավորապես, եթե երկու տարբեր տրամաբանական ուղիներ օգտագործում են տրիգերի ելքը, մեկ ուղին կարող է այն թարգմանել որպես 0, իսկ մյուսը՝ որպես 1, երբ այն չի հասել կայուն վիճակի, ինչը մեքենան կդնի անհամապատասխան վիճակի մեջ^[35]:

Տրիգերների մետաստաբիլությունից կարելի է խուսափել՝ ապահովելով, որ տվյալները և ղեկավարման մուտքերը պահպանվեն վավեր և հաստատուն որոշակի ժամանակահատվածներում՝ տակտի իմպուլսից առաջ և հետո, որոնք կոչվում են համապատասխանաբար կարգավորման ժամանակ (setup time - t_sut) և հապաղման ժամանակ (hold time - t_h): Այս ժամանակները նշված են սարքի տեխնիկական տվյալներում և սովորաբար տատանվում են մի քանի նանովայրկյանից մինչև մի քանի հարյուր պիկովայրկյան ժամանակակից սարքերի համար: Կախված տրիգերի ներքին կազմակերպվածությունից, հնարավոր է կառուցել սարք՝ զրոյական (կամ նույնիսկ բացասական) կարգավորման կամ հապաղման ժամանակի պահանջով, բայց ոչ երկուսով միաժամանակ:

Սակայն, միշտ չէ, որ հնարավոր է բավարարել կարգավորման և պահպանման չափանիշները, քանի որ տրիգերը կարող է միացված լինել իրական ժամանակի ազդանշանի, որը կարող է փոխվել ցանկացած պահի՝ նախագծողի վերահսկողությունից դուրս: Այս դեպքում նախագծողը կարող է լավագույն դեպքում՝ սխալի հավանականությունը որոշակի մակարդակի նվազեցնել՝ կախված սխեմայի պահանջվող հուսալիությունից: Մետաստաբիլությունը ճնշելու մեթոդներից մեկը երկու կամ ավելի տրիգերով շղթային միացնելն է, որպեսզի յուրաքանչյուրի ելքը սնուցի հաջորդի տվյալների մուտքը, և բոլոր սարքերն ունենան ընդհանուր տակտի ազդանշան: Այս մեթոդով մետաստաբիլ իրադարձության հավանականությունը կարող է նվազեցվել մինչև աննշան արժեք, բայց երբեք զրոյի:

Մետաստաբիլության հավանականությունն ավելի ու ավելի է մոտ լինում զրոյին՝ հաջորդակաբար միացված տրիգերների քանակի ավելացմանը զուգընթաց: Կասկադային կերպով միացվող տրիգերների քանակը կոչվում է «աստիճանավորում» (ranking). «երկաստիճան դասավորված» տրիգերները (երկու տրիգերների հաջորդականությամբ) տարածված իրավիճակ է:

Գոյություն ունեն այսպես կոչված մետաստաբիլ-կայուն տիգերներ, որոնք աշխատում են հնարավորինս կրճատելով կարգավորման և պահպանման ժամանակը, բայց նույնիսկ դրանք չեն կարող ամբողջությամբ վերացնել խնդիրը: Դա պայմանավորված է նրանով, որ մետաստաբիլությունն ավելին է, քան պարզապես սխեմայի նախագծման հարց: Երբ տակտի և տվյալների անցումները ժամանակի մեջ մոտ են միմյանց, տրիգերը ստիպված է որոշել, թե որ իրադարձությունն է տեղի ունեցել առաջինը: Անկախ նրանից, թե որքան արագ է սարքը պատրաստ, միշտ կա հնարավորություն, որ մուտքային իրադարձություններն այնքան մոտ լինեն միմյանց, որ այն չկարողանա հայտնաբերել, թե որն է տեղի ունեցել առաջինը: Հետևաբար, տրամաբանորեն անհնար է կառուցել կատարյալ մետաստաբիլ-կայուն տրիգեր:

Տրիգերները երբեմն բնութագրվում են առավելագույն գործարկման ժամանակով (առավելագույն ժամանակը, որի ընթացքում նրանք կմնան մետաստաբիլ որոշակի պայմաններում): Այս դեպքում, կրկնակի աստիճանի տրիգերները, որոնց տակտային ազդանշաններն աշխատում էեն մետաստաբիլության թույլատրելի առավելագույն ժամանակից ավելի դանդաղ, կապահովի ասինխրոն (օրինակ՝ արտաքին) ազդանշանների պատշաճ մշակումը։

Տարածման հապաղում

Տրիգերի մեկ այլ կարևոր ժամանակային արժեք է տակտից դեպի ելք հապաղումը (տեխնիկական տվյալներում clock-to-output-ը նշանակվում է ՝ t_CO) կամ տարածման հապաղումը (Propagation delay- t_P), որն այն ժամանակն է, որը տրիգերը պահանջում է տակտային ճակատից հետո իր ելքը փոխելու համար: Բարձրից ցածր՝high-to-low անցման (t_PHL) ժամանակը երբեմն տարբերվում է ցածրից բարձր՝ low-to-high անցման (t_PԼH) ժամանակից:

Տրիգերների կասկադային միացման դեպքում, որոնք կիսում են նույն տակտային ազդանշանը (ինչպես, օրինակ, shift ռեգիստրում), կարևոր է ապահովել, որ նախորդող տրիգերի t_CO-ն ավելի երկար լինի, քան հաջորդ տրիգերի հապաղման ժամանակը (t_h), որպեսզի հաջորդող տրիգերի մուտքի մոտ առկա տվյալները ճիշտ «տեղափոխվեն» (shift) տակտի ակտիվ ճակատին հետևելով։ t_CO և t_h -ի միջև այս կապը սովորաբար երաշխավորված է, եթե տրիգերները ֆիզիկապես նույնական են։ Ավելին, ճիշտ աշխատանքի համար հեշտ է ստուգել, որ տակտային ազդանշանի պարբերությունը պետք է մեծ լինի t_su + t_h գումարից։

Ընդհանրացումներ

Տրիգերները կարող են ընդհանրացվել առնվազն երկու եղանակով՝ դրանք դարձնելով 1-ը N-ից՝ 1-ը 2-ի փոխարեն, և դրանք հարմարեցնելով երկուսից ավելի վիճակներ ունեցող տրամաբանությանը: 1-ը 3-ից կոդավորման կամ բազմարժեք տրամաբանության հատուկ՝ եռարժեք դեպքերում նման տարրը կարող է անվանվել տրիգերի տրիգեր կամ ֆլիպ-ֆլապ-ֆլոպ (flip-flap-flop)^[36]:

Սովորական տրիգերում ճիշտ երկու կոմպլեմենտար ելքերից միայն մեկն է բարձր: Սա կարելի է ընդհանրացնել մինչև N ելքերով հիշողության տարրի համար, որոնցից միայն մեկն է բարձր (կամ, ասխանաբար, որտեղ N ելքերից միայն մեկն է ցածր)։ Հետևաբար, ելքը միշտ լինում է մեկ «տաք»^{[Ն 12]} (համապատասխանաբար, մեկ «սառը«»)։ Կառուցվածքը նման է ավանդական խաչաձև միացված տրիգերին. յուրաքանչյուր ելք, երբ բարձր ազդանշան ունի, արգելակում է մյուս բոլոր ելքերը^[37]։ Կամ, որպես այլընտրանք, կարող են օգտագործվել առավել կամ պակաս ավանդական տրիգերներ՝ մեկական ամեն ելքի համար, կոմպլեմենտար սխեմայով՝ համոզվելու համար, որ միաժամանակ միայն մեկը կարող է «ճիշտ» լինել^[38]։

Ավանդական տրիգերի մեկ այլ ընդհանրացում է բազմարժեք տրամաբանության հիշողության տարրը։ Այս դեպքում հիշողության տարրը պահպանում է տրամաբանական վիճակներից ճիշտ մեկը մինչև ղեկավարող մուտքերը փոփոխություն չառաջացնեն^[39]։ Բացի այդ, կարող է օգտագործվել նաև բազմարժեք տակտային ազդանշան, որը կհանգեցնի տակտի նոր հնարավոր անցումների^[40]։

Նշումներ

↑ Սեկվենցիալ (sequential) տրամաբանությունը տարբերվում է կոմբինացիոն տրամաբանությունից նրանով, որ այն մոդելավորում է թվային սարքերը՝ հաշվի առնելով դրանց աշխատանքի պատմությունը (այսինքն՝ ենթադրում է հիշողության առկայություն, ինչը նախատեսված չէ կոմբինացիոն տրամաբանության մեջ):
↑ Այլընտրանքորեն, երկու մուտքերը կարող են կոչվել set 1 և set 0, ինչը կարող է վերացնել որոշների շփոթմունքը. միայն set տերմինը կարող է սխալ հասկացվել որպես կարգավորման համար տրամադրված մուտքին բիթի սահմանում: Այս անվանումը նաև ինտուիտիվ է դարձնում ստորև բերված բացատրության մեջ, որ 0 և 1 միաժամանակ սահմանելու փորձը կարող է առաջացնել SR փականի անկանխատեսելի վարքագիծ:
↑ Գրգռման աղյուսակը (Excitation table) ցույց է տալիս նվազագույն մուտքային տվյալները, որոնք անհրաժեշտ են որոշակի հաջորդ վիճակ ստեղծելու համար (այլ կերպ ասած՝ այն «գրգռելու» դեպի հաջորդ վիճակ), երբ ներկայիս վիճակը հայտնի է։ Տրիգերի գրգռման աղյուսակը լրացնելու համար անհրաժեշտ է գծել Q(t) և Q(t + 1) բոլոր հնարավոր դեպքերի համար (օրինակ՝ 00, 01, 10 և 11), ապա ֆլիպ-ֆլոպի արժեքը դարձնել այնպիսին, որ այս արժեքը տալով՝ մուտքային արժեքը ստանանք որպես Q(t + 1)՝ ըստ ցանկության։
↑ Զրոյական արժեքի պահպանումը (zero-order hold, ZOH) ավանդական թվային-անալոգային փոխարկիչի (DAC) կողմից իրականացվող գործնական ազդանշանի վերակառուցման մաթեմատիկական մոդել է: Այսինքն՝ այն նկարագրում է դիսկրետ ազդանշանն անընդհատ ազդանշանի փոխակերպելու ազդեցությունը՝ յուրաքանչյուր արժեքը մեկ նմուշի միջակայքի համար պահելով:
↑ Անալոգային ուշացման կողը (analog delay line) կասկադային միացված էլեկտրական վաղադրիչների շղթա է, որտեղ յուրաքանչյուր առանձին տարր ստեղծում է ժամանակային տարբերություն իր մուտքի և ելքի միջև: Այն աշխատում է անալոգային ազդանշաններով, որոնց ամպլիտուդն անընդհատ փոփոխվում է: Պարբերական ազդանշանի դեպքում ժամանակային տարբերությունը կարելի է նկարագրել ազդանշանի փուլի փոփոխության տեսանկյունից:
↑ X-ը նշանակում է «անտարբեր» պայման, ինչը նշանակում է, որ ազդանշանն անվավեր է
↑ Մուլտիպլեքսոր, սարք, որն ունի ազդանշանային մի քանի մուտքեր, ղեկավարման մեկ կամ ավելի մուտքեր և մեկ ելք։ Մուլտիպլեքսորը թույլ է տալիս ազդանշանը մուտքերից մեկից փոխանցել ելքին. ընդ որում, ցանկալի մուտքն ընտրվում է ղեկավարման ազդանշանով համապատասխան կոմբինացիան մատակարարելով:
↑ Դինամիկ տրամաբանությունը (կամ տակտային տրամաբանությունը) սխեմա է, որն իրականացնում է որևէ բուլյան ֆունկցիա: Այն կոմբինացիոն (կամ բուլյան) սխեմաների մշակման մեթոդաբանություն է, որտեղ նախագծված սխեման աշխատում է տակտային ազդանշանով: Այն իրականացվում է, մասնավորապես, անալոգային էլեկտրոնիկայում օգտագործով CMOS (Կոմպլեմենտար մետաղ–օքսիդ–կիսահաղորդիչ) տեխնոլոգիայի միջոցով: Այն օգտագործվում է ինտեգրալ սխեմաների նախագծման մեջ:
↑ Կիսահաղորդչային սարքում պարազիտային կառուցվածքը սարքի այն մասն է, որը կառուցվածքով նման է որևէ այլ, ավելի պարզ կիսահաղորդչային սարքի և ստիպում է սարքն անցնել չնախատեսված աշխատանքային ռեժիմի, երբ ենթարկվում է իր նորմալ տիրույթից դուրս պայմանների:
↑ Միաֆազ տակտայինի դեպքում բոլոր տակտային ազդանշանները (արդյունավետորեն) փոխանցվում են մեկ լարով։
↑ Էլեկտրոնիկայում մետաստաբիլությունը թվային էլեկտրոնային համակարգի անսահմանափակ ժամանակով անկայուն հավասարակշռության կամ մետաստաբիլ վիճակում մնալու ունակությունն է: Թվային տրամաբանական սխեմաներում թվային ազդանշանը պետք է լինի որոշակի լարման կամ հոսանքի սահմաններում՝ սխեմայի ճիշտ աշխատանքի համար «0» կամ «1» տրամաբանական մակարդակը ներկայացնելու համար. եթե ազդանշանը գտնվում է արգելված միջանկյալ տիրույթում, դա կարող է սխալ վարքագիծ առաջացնել այն տրամաբանական դարպասներում, որոնց ազդանշանը կիրառվում է: Մետաստաբիլ վիճակներում սխեման կարող է չկարողանալ հաստատվել կայուն «0» կամ «1» տրամաբանական մակարդակի վրա այն ժամանակահատվածում, որը պահանջվում է սխեմայի ճիշտ աշխատանքի համար: Արդյունքում, սխեման կարող է գործել անկանխատեսելի ձևերով և կարող է հանգեցնել համակարգի խախտման, որը երբեմն անվանում են « glitch»: Մետաստաբիլությունը Բուրիդանի ավանակ պարադոքսի օրինակ է:
↑ Թվային սխեմաներում և մեքենայական ուսուցման մեջ մեկ-տաք փոփոխականը բիթերի խումբ է, որոնց մեջ արժեքների օրինական համադրությունները միայն մեկ բարձր (1) բիթ ունեցողներն են, իսկ մնացած բոլորը ցածր (0) բիթ ունեցողները։ Նմանատիպ իրականացում, որտեղ բոլոր բիթերը «1» են, բացառությամբ մեկ «0»-ի, երբեմն կոչվում է մեկ-տաք։

Ծանոթագրություններ

↑ Страницы истории Արխիվացված 2009-10-09 Wayback Machine. 1918 год.
↑ Pugh, Emerson W.; Johnson, Lyle R.; Palmer, John H. (1991). IBM's 360 and early 370 systems. MIT Press. էջ 10. ISBN 978-0-262-16123-7.
↑ William Henry Eccles and Frank Wilfred Jordan, «Improvements in ionic relays» Արխիվացված 2008-12-20 Wayback Machine. British patent number: GB 148582 (filed: 21 June 1918; published: 5 August 1920).
↑
See:
- Eccles, W.H.; Jordan, F.W. (1919 թ․ սեպտեմբերի 19). «A trigger relay utilizing three-electrode thermionic vacuum tubes». The Electrician. 83: 298.
- Reprinted in: Eccles, W.H.; Jordan, F.W. (1919 թ․ դեկտեմբեր). «A trigger relay utilizing three-electrode thermionic vacuum tubes». The Radio Review. 1 (3): 143–6.
- Summary in: Eccles, W.H.; Jordan, F.W. (1919). «A trigger relay utilising three electrode thermionic vacuum tubes». Report of the Eighty-seventh Meeting of the British Association for the Advancement of Science: Bournemouth: 1919, September 9–13. էջեր 271–2.
↑ W. H. Eccles, F. W. Jordan A trigger relay utilizing three-electrode thermionic vacuum tubes. The Electrician, Vol. 83, P. 298 (19 September 1919). Перепечатано в Radio Review, Vol. 1, No. 3, P. 143—146 (December 1919)
↑ Flowers, Thomas H. (1983), «The Design of Colossus», Annals of the History of Computing, 5 (3): 249, doi:10.1109/MAHC.1983.10079, S2CID 39816473
↑ Gates, Earl D. (2000). Introduction to electronics (4th ed.). Delmar Thomson (Cengage) Learning. էջ 299. ISBN 978-0-7668-1698-5.
↑ Fogiel, Max; Gu, You-Liang (1998). The Electronics problem solver, Volume 1 (revised ed.). Research & Education Assoc. էջ 1223. ISBN 978-0-87891-543-9.
↑ Lindley, P.L. (1968 թ․ օգոստոս). «letter dated June 13, 1968». EDN.
↑ Phister, Montgomery (1958). Logical Design of Digital Computers. Wiley. էջ 128. ISBN 9780608102658.
↑ US 2850566, Nelson, Eldred C., "High-speed printing system", published 1958-09-02, assigned to Hughes Aircraft Co.
↑ http://physicsbooks.narod.ru/Jansen/1.htm Արխիվացված 2008-04-16 Wayback Machine 4.40. Бистабильный мультивибратор (триггер)
↑ «de.ifmo.ru — «Последовательностные Схемы»». Արխիվացված օրիգինալից 2008 թ․ դեկտեմբերի 3-ին. Վերցված է 2008 թ․ նոյեմբերի 27-ին. {{cite web}}: no-break space character in |title= at position 11 (օգնություն)
↑ http://www.intuit.ru/department/hardware/archhard2/1/2.html Արխիվացված 2007-02-16 Wayback Machine Интернет университет. 1. Лекция: Основные функциональные элементы ЭВМ, часть 1. Триггер
↑ http://www.net-lib.info/11/4/536.php Արխիվացված 2016-03-05 Wayback Machine Константин Рыжов — 100 великих изобретений. 1919 г. — Триггер Бонч-Бруевича, Икклза и Джордана.
↑ «Latches and flip-flops». dept-info.labri.fr. Վերցված է 2025 թ․ հուլիսի 14-ին.
↑ http://potan.livejournal.com/91399.html Արխիվացված 2006-10-27 Wayback Machine Системы счисления (продолжение).
↑ «Троичная цифровая техника; Перспектива и современность. 28.10.05 Кушнеров А. Университет им. Бен-Гуриона, Беэр-Шева, Израиль» (PDF). Արխիվացված (PDF) օրիգինալից 2013 թ․ հոկտեմբերի 7-ին. Վերցված է 2008 թ․ դեկտեմբերի 24-ին.
↑ Roth, Charles H. Jr. (1995). «Latches and Flip-Flops». Fundamentals of Logic Design (4th ed.). PWS. ISBN 9780534954727.
↑ Langholz, Gideon; Kandel, Abraham; Mott, Joe L. (1998). Foundations of Digital Logic Design. World Scientific. էջ 344. ISBN 978-981-02-3110-1.
↑ "Summary of the Types of Flip-flop Behaviour" Արխիվացված 2018-04-19 Wayback Machine. Retrieved on 16 April 2018.
↑ Hinrichsen, Diederich; Pritchard, Anthony J. (2006). «Example 1.5.6 (R–S latch and J–K latch)». Mathematical Systems Theory I: Modelling, State Space Analysis, Stability and Robustness. Springer. էջեր 63–64. ISBN 9783540264101.
↑ Farhat, Hassan A. (2004). Digital design and computer organization. Vol. 1. CRC Press. էջ 274. ISBN 978-0-8493-1191-8.
↑ ^24,0 ^24,1 Kogge, Peter M. (1981). The Architecture of Pipelined Computers. McGraw-Hill. էջեր 25–27. ISBN 0-07-035237-2.
↑ Cotten, L. W. (1965). «Circuit implementation of high-speed pipeline systems». Proceedings of the November 30--December 1, 1965, fall joint computer conference, Part I on XX - AFIPS '65 (Fall, part I). էջեր 489–504. doi:10.1145/1463891.1463945. S2CID 15955626.
↑ Earle, John G. (1965 թ․ մարտ). «Latched Carry-Save Adder». IBM Technical Disclosure Bulletin. 7 (10): 909–910.
↑ ^27,0 ^27,1 Omondi, Amos R. (1999). The Microarchitecture of Pipelined and Superscalar Computers. Springer. էջեր 40–42. ISBN 978-0-7923-8463-2.
↑ ^28,0 ^28,1 Kunkel, Steven R.; Smith, James E. (1986 թ․ մայիս). «Optimal Pipelining in Supercomputers». ACM SIGARCH Computer Architecture News. ACM. 14 (2): 404–411 [406]. CiteSeerX 10.1.1.99.2773. doi:10.1145/17356.17403. ISSN 0163-5964. S2CID 2733845.
↑ «The D Flip-Flop». Արխիվացված է օրիգինալից 2014 թ․ փետրվարի 23-ին. Վերցված է 2016 թ․ հունիսի 5-ին.
↑ «Edge-Triggered Flip-flops». Արխիվացված է օրիգինալից 2013 թ․ սեպտեմբերի 8-ին. Վերցված է 2011 թ․ դեկտեմբերի 15-ին.
↑ Eckert, J. (1953). «A Survey of Digital Computer Memory Systems». Proceedings of the IRE. 41 (10): 1393–1406. doi:10.1109/JRPROC.1953.274316.
↑ SN7474 TI datasheet
↑ ^33,0 ^33,1 Mano, M. Morris; Kime, Charles R. (2004). Logic and Computer Design Fundamentals, 3rd Edition. Upper Saddle River, NJ, USA: Pearson Education International. էջ 283. ISBN 0-13-191165-1.
↑ ^34,0 ^34,1 Harris, S; Harris, D (2016). Digital Design and Computer Architecture - ARM Edition. Morgan Kaufmann, Waltham, MA. ISBN 978-0-12-800056-4.
↑ Chaney, Thomas J.; Molnar, Charles E. (1973 թ․ ապրիլ). «Anomalous Behavior of Synchronizer and Arbiter Circuits». IEEE Transactions on Computers. C-22 (4): 421–422. doi:10.1109/T-C.1973.223730. ISSN 0018-9340. S2CID 12594672.
↑ Often attributed to Don Knuth (1969) (see Midhat J. Gazalé (2000). Number: from Ahmes to Cantor. Princeton University Press. էջ 57. ISBN 978-0-691-00515-7.), the term flip-flap-flop actually appeared much earlier in the computing literature, for example, Bowdon, Edward K. (1960). The design and application of a "flip-flap-flop" using tunnel diodes (Master's thesis). University of North Dakota., and in Alexander, W. (1964 թ․ փետրվար). «The ternary computer». Electronics and Power. IET. 10 (2): 36–39. doi:10.1049/ep.1964.0037.
↑ «Ternary "flip-flap-flop"». Արխիվացված է օրիգինալից 2009 թ․ հունվարի 5-ին. Վերցված է 2009 թ․ հոկտեմբերի 17-ին.
↑ US 6975152, Lapidus, Peter D., "Flip flop supporting glitchless operation on a one-hot bus and method", published 2005-12-13, assigned to Advanced Micro Devices Inc.
↑ Irving, Thurman A.; Shiva, Sajjan G.; Nagle, H. Troy (1976 թ․ մարտ). «Flip-Flops for Multiple-Valued Logic». IEEE Transactions on Computers. C-25 (3): 237–246. doi:10.1109/TC.1976.5009250. S2CID 34323423.
↑ Wu, Haomin; Zhuang Nan (1991 թ․ հուլիս). «Research into ternary edge-triggered JKL flip-flop». Journal of Electronics (China). 8 (3): 268–275. doi:10.1007/BF02778378. S2CID 61275953.

Գրականություն

Жан М. Рабаи, Ананта Чандракасан, Боривож Николич Цифровые интегральные схемы. Методология проектирования = Digital Integrated Circuits. — 2-е изд.. — М.: «Вильямс», 2007. — С. 912. — ISBN 0-13-090996-3
Шамшин В. Г. История технических средств коммуникации. Учеб. пособие., 2003. Дальневосточный Государственный Технический Университет.
Васюкевич В. О. Аналитика триггерных функций // Автоматика и вычислительная техника. — 2009. — № 4. — С. 21-29. — ISSN 0132-4160.
Угрюмов Е. П. Элементы и узлы ЭЦВМ. М.: Высшая школа, 1976.

Արտաքին հղումներ

Այս հոդվածի կամ նրա բաժնի որոշակի հատվածի սկզբնական կամ ներկայիս տարբերակը վերցված է Քրիեյթիվ Քոմմոնս Նշում–Համանման տարածում 3.0 (Creative Commons BY-SA 3.0) ազատ թույլատրագրով թողարկված Հայկական սովետական հանրագիտարանի «Տրիգեր» հոդվածից (հ․ 12, էջ 98 )։

Վիքիպահեստն ունի նյութեր, որոնք վերաբերում են «Տրիգեր» հոդվածին։

[19] Սեկվենցիալ (sequential) տրամաբանությունը տարբերվում է կոմբինացիոն տրամաբանությունից նրանով, որ այն մոդելավորում է թվային սարքերը՝ հաշվի առնելով դրանց աշխատանքի պատմությունը (այսինքն՝ ենթադրում է հիշողության առկայություն, ինչը նախատեսված չէ կոմբինացիոն տրամաբանության մեջ):

[20] Այլընտրանքորեն, երկու մուտքերը կարող են կոչվել set 1 և set 0, ինչը կարող է վերացնել որոշների շփոթմունքը. միայն set տերմինը կարող է սխալ հասկացվել որպես կարգավորման համար տրամադրված մուտքին բիթի սահմանում: Այս անվանումը նաև ինտուիտիվ է դարձնում ստորև բերված բացատրության մեջ, որ 0 և 1 միաժամանակ սահմանելու փորձը կարող է առաջացնել SR փականի անկանխատեսելի վարքագիծ:

[22] Գրգռման աղյուսակը (Excitation table) ցույց է տալիս նվազագույն մուտքային տվյալները, որոնք անհրաժեշտ են որոշակի հաջորդ վիճակ ստեղծելու համար (այլ կերպ ասած՝ այն «գրգռելու» դեպի հաջորդ վիճակ), երբ ներկայիս վիճակը հայտնի է։ Տրիգերի գրգռման աղյուսակը լրացնելու համար անհրաժեշտ է գծել Q(t) և Q(t + 1) բոլոր հնարավոր դեպքերի համար (օրինակ՝ 00, 01, 10 և 11), ապա ֆլիպ-ֆլոպի արժեքը դարձնել այնպիսին, որ այս արժեքը տալով՝ մուտքային արժեքը ստանանք որպես Q(t + 1)՝ ըստ ցանկության։

[34] Զրոյական արժեքի պահպանումը (zero-order hold, ZOH) ավանդական թվային-անալոգային փոխարկիչի (DAC) կողմից իրականացվող գործնական ազդանշանի վերակառուցման մաթեմատիկական մոդել է: Այսինքն՝ այն նկարագրում է դիսկրետ ազդանշանն անընդհատ ազդանշանի փոխակերպելու ազդեցությունը՝ յուրաքանչյուր արժեքը մեկ նմուշի միջակայքի համար պահելով:

[35] Անալոգային ուշացման կողը (analog delay line) կասկադային միացված էլեկտրական վաղադրիչների շղթա է, որտեղ յուրաքանչյուր առանձին տարր ստեղծում է ժամանակային տարբերություն իր մուտքի և ելքի միջև: Այն աշխատում է անալոգային ազդանշաններով, որոնց ամպլիտուդն անընդհատ փոփոխվում է: Պարբերական ազդանշանի դեպքում ժամանակային տարբերությունը կարելի է նկարագրել ազդանշանի փուլի փոփոխության տեսանկյունից:

[37] X-ը նշանակում է «անտարբեր» պայման, ինչը նշանակում է, որ ազդանշանն անվավեր է

[39] Մուլտիպլեքսոր, սարք, որն ունի ազդանշանային մի քանի մուտքեր, ղեկավարման մեկ կամ ավելի մուտքեր և մեկ ելք։ Մուլտիպլեքսորը թույլ է տալիս ազդանշանը մուտքերից մեկից փոխանցել ելքին. ընդ որում, ցանկալի մուտքն ընտրվում է ղեկավարման ազդանշանով համապատասխան կոմբինացիան մատակարարելով:

[40] Դինամիկ տրամաբանությունը (կամ տակտային տրամաբանությունը) սխեմա է, որն իրականացնում է որևէ բուլյան ֆունկցիա: Այն կոմբինացիոն (կամ բուլյան) սխեմաների մշակման մեթոդաբանություն է, որտեղ նախագծված սխեման աշխատում է տակտային ազդանշանով: Այն իրականացվում է, մասնավորապես, անալոգային էլեկտրոնիկայում օգտագործով CMOS (Կոմպլեմենտար մետաղ–օքսիդ–կիսահաղորդիչ) տեխնոլոգիայի միջոցով: Այն օգտագործվում է ինտեգրալ սխեմաների նախագծման մեջ:

[41] Կիսահաղորդչային սարքում պարազիտային կառուցվածքը սարքի այն մասն է, որը կառուցվածքով նման է որևէ այլ, ավելի պարզ կիսահաղորդչային սարքի և ստիպում է սարքն անցնել չնախատեսված աշխատանքային ռեժիմի, երբ ենթարկվում է իր նորմալ տիրույթից դուրս պայմանների:

[42] Միաֆազ տակտայինի դեպքում բոլոր տակտային ազդանշանները (արդյունավետորեն) փոխանցվում են մեկ լարով։

[45] Էլեկտրոնիկայում մետաստաբիլությունը թվային էլեկտրոնային համակարգի անսահմանափակ ժամանակով անկայուն հավասարակշռության կամ մետաստաբիլ վիճակում մնալու ունակությունն է: Թվային տրամաբանական սխեմաներում թվային ազդանշանը պետք է լինի որոշակի լարման կամ հոսանքի սահմաններում՝ սխեմայի ճիշտ աշխատանքի համար «0» կամ «1» տրամաբանական մակարդակը ներկայացնելու համար. եթե ազդանշանը գտնվում է արգելված միջանկյալ տիրույթում, դա կարող է սխալ վարքագիծ առաջացնել այն տրամաբանական դարպասներում, որոնց ազդանշանը կիրառվում է: Մետաստաբիլ վիճակներում սխեման կարող է չկարողանալ հաստատվել կայուն «0» կամ «1» տրամաբանական մակարդակի վրա այն ժամանակահատվածում, որը պահանջվում է սխեմայի ճիշտ աշխատանքի համար: Արդյունքում, սխեման կարող է գործել անկանխատեսելի ձևերով և կարող է հանգեցնել համակարգի խախտման, որը երբեմն անվանում են « glitch»: Մետաստաբիլությունը Բուրիդանի ավանակ պարադոքսի օրինակ է:

[48] Թվային սխեմաներում և մեքենայական ուսուցման մեջ մեկ-տաք փոփոխականը բիթերի խումբ է, որոնց մեջ արժեքների օրինական համադրությունները միայն մեկ բարձր (1) բիթ ունեցողներն են, իսկ մնացած բոլորը ցածր (0) բիթ ունեցողները։ Նմանատիպ իրականացում, որտեղ բոլոր բիթերը «1» են, բացառությամբ մեկ «0»-ի, երբեմն կոչվում է մեկ-տաք։

[1] Страницы истории Արխիվացված 2009-10-09 Wayback Machine. 1918 год.

[2] Pugh, Emerson W.; Johnson, Lyle R.; Palmer, John H. (1991). IBM's 360 and early 370 systems. MIT Press. էջ 10. ISBN 978-0-262-16123-7.

[3] William Henry Eccles and Frank Wilfred Jordan, «Improvements in ionic relays» Արխիվացված 2008-12-20 Wayback Machine. British patent number: GB 148582 (filed: 21 June 1918; published: 5 August 1920).

[4] See:
Eccles, W.H.; Jordan, F.W. (1919 թ․ սեպտեմբերի 19). «A trigger relay utilizing three-electrode thermionic vacuum tubes». The Electrician. 83: 298.

Reprinted in: Eccles, W.H.; Jordan, F.W. (1919 թ․ դեկտեմբեր). «A trigger relay utilizing three-electrode thermionic vacuum tubes». The Radio Review. 1 (3): 143–6.

Summary in: Eccles, W.H.; Jordan, F.W. (1919). «A trigger relay utilising three electrode thermionic vacuum tubes». Report of the Eighty-seventh Meeting of the British Association for the Advancement of Science: Bournemouth: 1919, September 9–13. էջեր 271–2.

[17] Eccles, W.H.; Jordan, F.W. (1919 թ․ սեպտեմբերի 19). «A trigger relay utilizing three-electrode thermionic vacuum tubes». The Electrician. 83: 298.

[18] Reprinted in: Eccles, W.H.; Jordan, F.W. (1919 թ․ դեկտեմբեր). «A trigger relay utilizing three-electrode thermionic vacuum tubes». The Radio Review. 1 (3): 143–6.

[19] Summary in: Eccles, W.H.; Jordan, F.W. (1919). «A trigger relay utilising three electrode thermionic vacuum tubes». Report of the Eighty-seventh Meeting of the British Association for the Advancement of Science: Bournemouth: 1919, September 9–13. էջեր 271–2.

[5] W. H. Eccles, F. W. Jordan A trigger relay utilizing three-electrode thermionic vacuum tubes. The Electrician, Vol. 83, P. 298 (19 September 1919). Перепечатано в Radio Review, Vol. 1, No. 3, P. 143—146 (December 1919)

[6] Flowers, Thomas H. (1983), «The Design of Colossus», Annals of the History of Computing, 5 (3): 249, doi:10.1109/MAHC.1983.10079, S2CID 39816473

[7] Gates, Earl D. (2000). Introduction to electronics (4th ed.). Delmar Thomson (Cengage) Learning. էջ 299. ISBN 978-0-7668-1698-5.

[8] Fogiel, Max; Gu, You-Liang (1998). The Electronics problem solver, Volume 1 (revised ed.). Research & Education Assoc. էջ 1223. ISBN 978-0-87891-543-9.

[9] Lindley, P.L. (1968 թ․ օգոստոս). «letter dated June 13, 1968». EDN.

[10] Phister, Montgomery (1958). Logical Design of Digital Computers. Wiley. էջ 128. ISBN 9780608102658.

[11] US 2850566, Nelson, Eldred C., "High-speed printing system", published 1958-09-02, assigned to Hughes Aircraft Co.

[12] ttp://physicsbooks.narod.ru/Jansen/1.htm Արխիվացված 2008-04-16 Wayback Machine 4.40. Бистабильный мультивибратор (триггер)

[de-ifmo-13] «de.ifmo.ru — «Последовательностные Схемы»». Արխիվացված օրիգինալից 2008 թ․ դեկտեմբերի 3-ին. Վերցված է 2008 թ․ նոյեմբերի 27-ին. {{cite web}}: no-break space character in |title= at position 11 (օգնություն)

[14] ttp://www.intuit.ru/department/hardware/archhard2/1/2.html Արխիվացված 2007-02-16 Wayback Machine Интернет университет. 1. Лекция: Основные функциональные элементы ЭВМ, часть 1. Триггер

[15] ttp://www.net-lib.info/11/4/536.php Արխիվացված 2016-03-05 Wayback Machine Константин Рыжов — 100 великих изобретений. 1919 г. — Триггер Бонч-Бруевича, Икклза и Джордана.

[16] «Latches and flip-flops». dept-info.labri.fr. Վերցված է 2025 թ․ հուլիսի 14-ին.

[17] ttp://potan.livejournal.com/91399.html Արխիվացված 2006-10-27 Wayback Machine Системы счисления (продолжение).

[18] «Троичная цифровая техника; Перспектива и современность. 28.10.05 Кушнеров А. Университет им. Бен-Гуриона, Беэр-Шева, Израиль» (PDF). Արխիվացված (PDF) օրիգինալից 2013 թ․ հոկտեմբերի 7-ին. Վերցված է 2008 թ․ դեկտեմբերի 24-ին.

[Roth,_Charles_H_1995-21] Roth, Charles H. Jr. (1995). «Latches and Flip-Flops». Fundamentals of Logic Design (4th ed.). PWS. ISBN 9780534954727.

[23] Langholz, Gideon; Kandel, Abraham; Mott, Joe L. (1998). Foundations of Digital Logic Design. World Scientific. էջ 344. ISBN 978-981-02-3110-1.

[24] "Summary of the Types of Flip-flop Behaviour" Արխիվացված 2018-04-19 Wayback Machine. Retrieved on 16 April 2018.

[25] Hinrichsen, Diederich; Pritchard, Anthony J. (2006). «Example 1.5.6 (R–S latch and J–K latch)». Mathematical Systems Theory I: Modelling, State Space Analysis, Stability and Robustness. Springer. էջեր 63–64. ISBN 9783540264101.

[26] Farhat, Hassan A. (2004). Digital design and computer organization. Vol. 1. CRC Press. էջ 274. ISBN 978-0-8493-1191-8.

[kogge-27] 24,0 ^24,1 Kogge, Peter M. (1981). The Architecture of Pipelined Computers. McGraw-Hill. էջեր 25–27. ISBN 0-07-035237-2.

[28] Cotten, L. W. (1965). «Circuit implementation of high-speed pipeline systems». Proceedings of the November 30--December 1, 1965, fall joint computer conference, Part I on XX - AFIPS '65 (Fall, part I). էջեր 489–504. doi:10.1145/1463891.1463945. S2CID 15955626.

[29] Earle, John G. (1965 թ․ մարտ). «Latched Carry-Save Adder». IBM Technical Disclosure Bulletin. 7 (10): 909–910.

[omondi-30] 27,0 ^27,1 Omondi, Amos R. (1999). The Microarchitecture of Pipelined and Superscalar Computers. Springer. էջեր 40–42. ISBN 978-0-7923-8463-2.

[kunkel-31] 28,0 ^28,1 Kunkel, Steven R.; Smith, James E. (1986 թ․ մայիս). «Optimal Pipelining in Supercomputers». ACM SIGARCH Computer Architecture News. ACM. 14 (2): 404–411 [406]. CiteSeerX 10.1.1.99.2773. doi:10.1145/17356.17403. ISSN 0163-5964. S2CID 2733845.

[32] «The D Flip-Flop». Արխիվացված է օրիգինալից 2014 թ․ փետրվարի 23-ին. Վերցված է 2016 թ․ հունիսի 5-ին.

[33] «Edge-Triggered Flip-flops». Արխիվացված է օրիգինալից 2013 թ․ սեպտեմբերի 8-ին. Վերցված է 2011 թ․ դեկտեմբերի 15-ին.

[36] Eckert, J. (1953). «A Survey of Digital Computer Memory Systems». Proceedings of the IRE. 41 (10): 1393–1406. doi:10.1109/JRPROC.1953.274316.

[38] SN7474 TI datasheet

[manokime-43] 33,0 ^33,1 Mano, M. Morris; Kime, Charles R. (2004). Logic and Computer Design Fundamentals, 3rd Edition. Upper Saddle River, NJ, USA: Pearson Education International. էջ 283. ISBN 0-13-191165-1.

[harris-44] 34,0 ^34,1 Harris, S; Harris, D (2016). Digital Design and Computer Architecture - ARM Edition. Morgan Kaufmann, Waltham, MA. ISBN 978-0-12-800056-4.

[46] Chaney, Thomas J.; Molnar, Charles E. (1973 թ․ ապրիլ). «Anomalous Behavior of Synchronizer and Arbiter Circuits». IEEE Transactions on Computers. C-22 (4): 421–422. doi:10.1109/T-C.1973.223730. ISSN 0018-9340. S2CID 12594672.

[47] Often attributed to Don Knuth (1969) (see Midhat J. Gazalé (2000). Number: from Ahmes to Cantor. Princeton University Press. էջ 57. ISBN 978-0-691-00515-7.), the term flip-flap-flop actually appeared much earlier in the computing literature, for example, Bowdon, Edward K. (1960). The design and application of a "flip-flap-flop" using tunnel diodes (Master's thesis). University of North Dakota., and in Alexander, W. (1964 թ․ փետրվար). «The ternary computer». Electronics and Power. IET. 10 (2): 36–39. doi:10.1049/ep.1964.0037.

[49] «Ternary "flip-flap-flop"». Արխիվացված է օրիգինալից 2009 թ․ հունվարի 5-ին. Վերցված է 2009 թ․ հոկտեմբերի 17-ին.

[50] US 6975152, Lapidus, Peter D., "Flip flop supporting glitchless operation on a one-hot bus and method", published 2005-12-13, assigned to Advanced Micro Devices Inc.

[51] Irving, Thurman A.; Shiva, Sajjan G.; Nagle, H. Troy (1976 թ․ մարտ). «Flip-Flops for Multiple-Valued Logic». IEEE Transactions on Computers. C-25 (3): 237–246. doi:10.1109/TC.1976.5009250. S2CID 34323423.

[52] Wu, Haomin; Zhuang Nan (1991 թ․ հուլիս). «Research into ternary edge-triggered JKL flip-flop». Journal of Electronics (China). 8 (3): 268–275. doi:10.1007/BF02778378. S2CID 61275953.

[1]

[2]

[3]

[4]

[5]

[6]

[7]

[8]

[9]

[10]

[11]

[12]

[13]

[14]

[15]

[16]

[17]

[18]

[Ն 1]

[Ն 2]

[19]

[Ն 3]

[20]

[21]

[22]

[23]

[24]

[25]

[26]

[27]

[28]

[29]

[30]

[Ն 4]

[Ն 5]

[31]

[Ն 6]

[32]

[Ն 7]

[Ն 8]

[Ն 9]

[Ն 10]

[33]

[34]

[Ն 11]

[35]

[36]

[Ն 12]

[37]

[38]

[39]

[40]